16/14nmノード混載フラッシュメモリに向けた狭いVth分布を持つFinFET Split-Gate MONOSアレイの信頼性及びスケーラビリティ

津田是文; 斉藤朋也; 長瀬寛和; 川嶋祥之; 吉冨敦司; 岡西忍; 林倫弘; 丸山卓也; 井上真雄; 村中誠志; 加藤茂樹; 萩原琢也; 齊藤博和; 山口直; 門島勝; 丸山隆弘; 三原竜善; 柳田博史; 園田賢一郎; 山下朋弘; 山口泰男

文献

J-GLOBAL ID：201802237487283832 整理番号：18A0360322

16/14nmノード混載フラッシュメモリに向けた狭いVth分布を持つFinFET Split-Gate MONOSアレイの信頼性及びスケーラビリティ

Reliability and Scalability of FinFET Split-Gate MONOS Array with Tight Vth Distribution for 16/14nm-node Embedded Flash

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=18A0360322&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=18A0360322&from=J-GLOBAL&jstjournalNo=S0532B") }}

著者 (21件)： , , , , , , , , , , , , , , , , , , , ,
資料名：
巻： 117 号： 427(SDM2017 91-96) ページ： 13-16 発行年： 2018年01月23日
JST資料番号： S0532B ISSN： 0913-5685 資料種別：会議録 (C)
記事区分：原著論文発行国：日本 (JPN) 言語：日本語 (JA)

FinFET構造を持つSG-MONOSアレイの信頼性及びスケーラビリティが議論される。FinFET SG-MONOSアレイでは,十分に広いウィンドウを持った書き消し動作が可能である。平面型デバイスと比較して,FinFET SG-MONOSはリテンション後も狭い閾値電圧分布を持つ。Fin構造によりコントロールゲート,メモリゲートともにスケーリング可能となる。また,スケーリングによりリテンション特性が改善することが書き消し後の電荷ミスマッチの減少等を用いて議論される。(著者抄録)

, , , , , , ,
, ,

半導体集積回路

引用文献 (5件)：

T. Kono, et al., 40nm Embedded SG-MONOS Flash Macros for Automotive with 160MHz Random Access for Code and Endurance Over 10M Cycles for Data, ISSCC, pp.212-214, 2013.
Y. Taito, et al., 28nm Embedded SG-MONOS Flash Macro for Automotive Achieving 200MHz Read Operation and 2.0MB/s Write Throughput at T_j of 170°C, ISSCC, pp.132-134, 2015.
T. Yamauchi et al., Embedded flash technology for automotive applications, IEDM, pp.703-706, 2016.
T. Tsuda et al., First demonstration of FinFET Split-Gate MONOS for High-Speed and Highly-Reliable Embedded Flash in 16/14nm-node and beyond, IEDM, pp.280-283, 2016.
S. Tsuda et al., Reliability and Scalability of FinFET Split-Gate MONOS Array with Tight Vth Distribution for 16/14nm-node Embedded Flash, IEDM, pp.469-472, 2017.

, , , , ,

前のページに戻る