文献

J-GLOBAL ID：201802237671146355   整理番号：18A2229864

サンゴに対するAC922データの動き【JST・京大機械翻訳】

AC922 Data Movement for CORAL

著者 (3件)： Roberts Steve (IBM Cognitive Systems, Austin, TX) ,  Ramanna Pradeep (IBM Cognitive Systems, Austin, TX) ,  Walthour John (IBM Cognitive Systems, Austin, TX)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： HPEC  ページ： 1-5  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最近の出版物は,GPU利用を最大化し,全体的なアプリケーション壁時間を最小化するために,高帯域幅メモリの動きの挑戦を考慮している。本論文は,ソフトウェアモデルをシミュレートし,最適化を提唱し,設計の考慮を示唆する,以前の貢献,[5][17]について構築した。本論文では,Oak Ridge National LabsとLawrence Liverse National Labsに提供されたAC922ノードIBMのデータ移動の革新を,Oak Ridge,Argonne,およびLiverore(CORAL)共同調達活動の2014年の共同研究の一部として特性化した。メモリの2.5PBにアクセスすることにより200pFまでの処理が可能な単一HPCシステムにより,このアーキテクチャはデータの動きを注意深く見ることができる。NVIDIA V100 GPUを有するAC922 POWER9システムは,キャッシュライン粒度を有し,PCIe GEN3の帯域幅,低い待ち時間インタフェイスを有し,二重レールMellanox CAPI/EDR HCAsにより相互接続される。このように,以前のシミュレーションからの帯域幅と待ち時間の仮定を再検討し,製品ハードウェアの特性化結果と比較した。著者らの特性化アプローチにより,既存の性能アプローチを適用できるようにし,比較と相関を容易にすることを試みた。結果は,処理要素間の相互接続に注意を払うことにより,効率的な論理的にコヒーレントな不均一系を設計することが可能であることを示した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 相互接続 ,  *待ち時間 ,  ソフトウェア ,  キャラクタリゼーション ,  ハードウェア ,  帯域幅 ,  計算機アーキテクチャ ,  最適化 ,  レール ,  コヒーレンス ,  記憶装置 ,  応用プログラム ,  不均一系 ,  インタフェイス
準シソーラス用語： 調達 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (2件)： サンゴ ,  動き