文献

J-GLOBAL ID：201802237740566949   整理番号：18A1148761

任意の暗号IPコアのための柔軟な漏れトレース収集セットアップ【JST・京大機械翻訳】

A flexible leakage trace collection setup for arbitrary cryptographic IP cores

著者 (3件)： Moschos Athanassios (Electrical and Computer Engineering Dpt., University of Patras, Rion Campus, Greece) ,  Fournaris Apostolos P. (Electrical and Computer Engineering Dpt., University of Patras, Rion Campus, Greece) ,  Koufopavlou Odysseas (Electrical and Computer Engineering Dpt., University of Patras, Rion Campus, Greece)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： HOST  ページ： 138-142  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 漏れ評価とサイドチャネル攻撃(SCA)漏洩トレース取得ツールとプラットフォームは,数百万のトレースを収集するためにかなりの時間を必要とし,カスタムに依存して,変化するか,または,取得制御機構を扱うことができる。これらの問題を整合させるために,本論文では,漏れトレース収集のための柔軟で拡張可能なアーキテクチャを提案し,広範囲の装置(DUT)に容易にスケールできる高速で再構成可能で柔軟な制御機構を提供した。提案したシステムはテストベクトルの生成,制御および伝送を,オフボードパーソナルコンピュータ(PC)から車載埋込みシステムハードウェア制御機構に移動させる。提案したソリューションは,DUTの実装暗号アルゴリズムにかかわらず,様々な漏洩評価シナリオを構造化するために使用できるツールセットを提供する。提案した手法は,単一,多重暗号化を制御ループラウンドとDUTクロック周波数調整に対して可能にし,低中間レンジオシロスコープに対してさえ正確で高速な漏洩トレース収集を達成する。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： ハードウェア ,  構造形成 ,  クロック ,  周波数制御 ,  高速度 ,  *暗号 ,  計算機アーキテクチャ ,  多重化 ,  サイバー攻撃
準シソーラス用語： 制御ループ ,  暗号アルゴリズム ,  埋込みシステム ,  再構成可能性 ,  制御機構 ,  サイドチャネル攻撃 ,  IPコア , 【Automatic Indexing@JST】

分類 (2件)： 符号理論  (ND02030R) ,  データ保護  (JD01020V)

タイトルに関連する用語 (6件)： 暗号 ,  IPコア ,  漏れ ,  トレース ,  収集 ,  セットアップ