文献

J-GLOBAL ID：201802237880702358   整理番号：18A2095577

非対称単一ISAマルチコアシステムのための競合意識公平スケジューリング【JST・京大機械翻訳】

Contention-Aware Fair Scheduling for Asymmetric Single-ISA Multicore Systems

著者 (3件)： Garcia-Garcia Adrian (Faculty of Computer Science and Engineering, Complutense University of Madrid, Madrid, Spain) ,  Saez Juan Carlos (Faculty of Computer Science and Engineering, Complutense University of Madrid, Madrid, Spain) ,  Prieto-Matias Manuel (Faculty of Computer Science and Engineering, Complutense University of Madrid, Madrid, Spain)
資料名： IEEE Transactions on Computers  (IEEE Transactions on Computers)
巻： 67  号： 12  ページ： 1703-1719  発行年： 2018年 
JST資料番号： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 非対称単一ISAマルチコアプロセッサ(AMPs)は,高性能大コアと低出力小コアを集積し,対称マルチコアよりもワット当たり高性能を提供することを示した。以前の研究は,OSスケジューラがAMPシステムの可能性を実現する上で重要な役割を果たすことを実証した。AMP上でのスループット最適化は広く研究されているが,これらのプラットフォーム上での公平性の提供はOSへの重要な課題をまだ構成している。この目的のために,スケジューラは,作業負荷における各アプリケーションが実行を通して様々なコアタイプで実行されるので,正確に進行を追跡することを可能にするメカニズムを備えていなければならない。言い換えると,この進歩は,アプリケーションが小さいものに比べて大きいコアに対して誘導される利点(または高速化)に大きく依存し,それはアプリケーションを通して大きく異なる可能性がある。既存の公平性を意識したスケジューラは,追跡進行を追跡するときに,アプリケーションの相対的高速化を考慮に入れるが,それらは,ラストレベルキャッシュやメモリバスのようなコア間の共有資源に関する競合により自然に発生する性能劣化を引き起こさない。本論文において,著者らは,主に長い実行のコンピュータ集中的な作業負荷を目標とするAMPのための内容意識のある公平なスケジューラであるCAMPSを提案した。他の方式とは異なり,CAMPSは特別なハードウェア拡張またはプラットフォーム特異的な速度予測モデルを機能に必要としない。著者らの実験評価は,Linuxカーネルにおける実際の非対称ハードウェアとスケジューラ実装を活用して,CAMPSが,より良いシステムスループットを提供しながら,最先端の公平性認識OSレベル方式に関して,11パーセントまで公平性を向上させることを実証した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： ハードウェア ,  *スケジューリング ,  応用プログラム ,  高速化 ,  キャッシュメモリ ,  コンピュータ ,  公平性 ,  *対称性 ,  *非対称性 ,  最適化 ,  予測モデル ,  スループット
準シソーラス用語： Linuxカーネル ,  スケジューラ ,  *マルチコアプロセッサ , 【Automatic Indexing@JST】

分類 (1件)： オペレーティングシステム  (JD03020J)

タイトルに関連する用語 (5件)： 非対称 ,  マルチコア ,  競合 ,  意識 ,  スケジューリング