文献

J-GLOBAL ID：201802237946382892   整理番号：18A0707789

インターポーザ利用の増加:スケーラブルでエネルギー効率の良い高帯域マルチコアマルチチップ統合ソリューション【JST・京大機械翻訳】

Increasing interposer utilization: A scalable, energy efficient and high bandwidth multicore-multichip integration solution

著者 (5件)： Ahmed M Meraj (Rochester Institute of Technology, Rochester, NY, USA) ,  Shamim Md. Shahriar (Rochester Institute of Technology, Rochester, NY, USA) ,  Mansoor Naseef (Rochester Institute of Technology, Rochester, NY, USA) ,  Mamun Sayed Ashraf (Rochester Institute of Technology, Rochester, NY, USA) ,  Ganguly Amlan (Rochester Institute of Technology, Rochester, NY, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IGSC  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： サーバのようなプラットフォームに基づく計算集中システムにおける処理チップの数の増加により,シームレス,スケーラブル,エネルギー効率が高く,高帯域の相互接続ネットワークが必要となる。ネットワークオンチップ(NoC)相互接続フレームワークを有する新しく想定されたシリコンインターポーザは,複数のプロセッサとメモリチップの2.5D統合のためのエネルギー効率の良い技術として出現しており,複数チップはインターポーザと呼ばれるもう一つの金型に搭載され,インターポーザ金型の金属層を用いて相互接続されている。しかしながら,従来のインターポーザに基づくマルチチップ統合は,利用されていないインターポーザのルーティング資源を残す隣接するダイス間のエッジからエッジへの接続に限られている。本論文では,チップ間通信のためのインターポーザにおけるハイパーキューブ相互接続アーキテクチャを実装することにより,マルチチップ集積化のための利用可能な豊富なインターポーザ資源の大規模利用を提案した。システムレベルシミュレーションを通して,インターポーザと統合されたそのようなマルチチップシステムが様々なトラフィックパターンの下で高い帯域幅とエネルギー効率的通信を提供することができることを実証した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 通信 ,  計算機アーキテクチャ ,  相互接続 ,  経路選定 ,  相互結合網 ,  帯域幅 ,  演算プロセッサ ,  *エネルギー効率
準シソーラス用語： チップ間通信 ,  ネットワークオンチップ ,  シームレス ,  *インターポーザ , 【Automatic Indexing@JST】

分類 (2件)： 固体デバイス製造技術一般  (NC03030V) ,  固体デバイス材料  (NC03020K)

タイトルに関連する用語 (5件)： インターポーザ ,  エネルギー効率 ,  高帯域 ,  統合 ,  ソリューション