文献

J-GLOBAL ID：201802238194180372   整理番号：18A2092353

対数量子化を用いた可変長ビットシリアル型DNNアクセラレータの面積最適化手法

著者 (9件)： 工藤巧 (北大) ,  植吉晃大 (北大) ,  安藤洸太 (北大) ,  植松瞭太 (北大) ,  廣瀬一俊 (北大) ,  池辺将之 (北大) ,  浅井哲也 (北大) ,  本村真人 (北大) ,  高前田伸也 (北大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 118  号： 63(RECONF2018 1-18)(Web)  ページ： 27-32 (WEB ONLY)  発行年： 2018年05月17日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 深層ニューラルネットワーク(DNN:Deep Neural Network)の著しい発展の中で,スマートフォンや自動車と言ったエッジ端末上でリアルタイム認識を可能とする,DNN専用のアクセラレータの開発が期待されている。しかし,DNNは学習,推論時に多量の計算を要する。エッジ端末上の制約の厳しい計算環境下では,通常の演算精度で多量のデータを処理することが困難なため,二値化や量子化による近似表現を扱う専用アクセラレータが登場している。本研究では,本研究室がすでに開発した,対数量子化を用いた可変長ビットシリアル型DNNアクセラレータ「QUEST」のアーキテクチャを用いて,DNN演算の多くを占める積和演算回路のさらなる小規模化を図った。その結果,本来の機能を損なうことなく元のアーキテクチャから30.62%の回路面積の削減を可能とするアーキテクチャを提案した。(著者抄録)

シソーラス用語： *ニューラルネットワーク ,  データ処理システム ,  高速計算 ,  量子化 ,  消費電力 ,  面積 ,  *最適化 ,  計算機アーキテクチャ ,  アクセラレータ ,  対数量子化 ,  空間最適化 ,  ディープニューラルネットワーク ,  *改変
準シソーラス用語： アーキテクチャ ,  チップ面積 ,  空間的最適化 ,  深層ニューラルネットワーク

分類 (1件)： 人工知能  (JE08000Z)

引用文献 (16件)：

• Y. LeCun, Y. Bengio, and G. Hinton, “Deep learning,” Nature, vol.521, pp.436EP-, 05 2015.
• A. Krizhevsky, I. Sutskever, and G.E. Hinton, “Imagenet classification with deep convolutional neural networks,” Proceedings of the 25th International Conference on Neural Information Processing Systems - Volume 1, pp.1097-1105, NIPS’12, Curran Associates Inc., USA, 2012. http://dl.acm.org/citation.cfm?id=2999134.2999257
• K. He, X. Zhang, S. Ren, and J. Sun, “Deep residual learning for image recognition,” CoRR, vol.abs/1512.03385, 2015. http://arxiv.org/abs/1512.03385
• J. Qiu, J. Wang, S. Yao, K. Guo, B. Li, E. Zhou, J. Yu, T. Tang, N. Xu, S. Song, Y. Wang, and H. Yang, “Going deeper with embedded fpga platform for convolutional neural network,” Proceedings of the 2016 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, pp.26-35, FPGA ’16, ACM, New York, NY, USA, 2016. http://doi.acm.org/10.1145/2847263.2847265
• N.P. Jouppi, C. Young, N. Patil, D. Patterson, G. Agrawal, R. Bajwa, S. Bates, S. Bhatia, N. Boden, A. Borchers, R. Boyle, P.-l. Cantin, C. Chao, C. Clark, J. Coriell, M. Daley, M. Dau, J. Dean, B. Gelb, T.V. Ghaemmaghami, R. Gottipati, W. Gulland, R. Hagmann, C.R. Ho, D. Hogberg, J. Hu, R. Hundt, D. Hurt, J. Ibarz, A. Jaffey, A. Jaworski, A. Kaplan, H. Khaitan, D. Killebrew, A. Koch, N. Kumar, S. Lacy, J. Laudon, J. Law, D. Le, C. Leary, Z. Liu, K. Lucke, A. Lundin, G. MacKean, A. Maggiore, M. Mahony, K. Miller, R. Nagarajan, R. Narayanaswami, R. Ni, K. Nix, T. Norrie, M. Omernick, N. Penukonda, A. Phelps, J. Ross, M. Ross, A. Salek, E. Samadiani, C. Severn, G. Sizikov, M. Snelham, J. Souter, D. Steinberg, A. Swing, M. Tan, G. Thorson, B. Tian, H. Toma, E. Tuttle, V. Vasudevan, R. Walter, W. Wang, E. Wilcox, and D.H. Yoon, “In-datacenter performance analysis of a tensor processing unit,” SIGARCH Comput. Archit. News, vol.45, no.2, pp.1-12, June 2017. http://doi.acm.org/10.1145/3140659.3080246

タイトルに関連する用語 (6件)： 対数量子化 ,  可変長 ,  ビット ,  アクセラレータ ,  面積 ,  最適化手法