文献

J-GLOBAL ID：201802238214771275   整理番号：18A0203381

単一ビット線低電力9Tスタティックランダムアクセスメモリ【Powered by NICT】

Single bit-line low power 9T static random access memory

著者 (3件)： Inamdar Akshatha P (VLSI Design and Embedded Systems, R V College of Engineering, Bangalore-560059, India) ,  Divya P A (VLSI Design and Embedded Systems, R V College of Engineering, Bangalore-560059, India) ,  Aradhya H. V. Ravish (Department of Electronics and Communication, R V College of Engineering, Bangalore-560059, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： RTEICT  ページ： 1943-1947  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 静的ランダムアクセスメモリ(SRAM)設計はCMOS技術スケーリングを用いたプロセスパラメータの変化に起因する要求である。安定性,書き込み能力と漏れ消費電力は全ての最適性能を提供するために考慮すべきであるため,難しい。提案したセルは二重ビット線SRAMに比べて8.54%少ない電力を消費する。SRAMの2ビット線方式は,相補的ビット線の充電と放電のために電力の消費である。本論文では,低電力および低リークを消費する単一ビット線9T SRAM設計を提示した。は良好な静的および動的読取/書込性能を持つ高読取りSNMを持っている。単一ビット線アプローチは従来の2ビット線SRAMと比較して,より低い消費電力をもたらした。しかし,読取/書込動作のためのアクセス時間は増加した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *SRAM ,  *電力 ,  プロセスパラメータ ,  消費電力 ,  RAM【メモリ】 ,  呼出時間 ,  放電
準シソーラス用語： CMOS技術 ,  *低電力化 ,  *ビット線 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： ビット線 ,  低電力 ,  スタティックランダムアクセスメモリ