文献

J-GLOBAL ID：201802238249953003   整理番号：18A0080128

NoCのための改善されたQoSを達成するためのバッファを意識したアービタ設計【Powered by NICT】

Buffer aware arbiter design to achieve improved QoS for NoC

著者 (3件)： Khan Afshan Amin (Department of Computer Science and Engineering, National Institute of Technology, Srinagar, India) ,  Mir Roohie Naaz (Department of Computer Science and Engineering, National Institute of Technology, Srinagar, India) ,  Najeeb-ud-din (Department of Electronics and Communication Engineering, National Institute of Technology, Srinagar, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： TENCON  ページ： 2494-2499  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高速データ処理のための必要性を満たすためには,システム設計者は,マルチプロセッサシステムオンチップ(MPSoC)設計を採用した。ネットワークオンチップ(NoC)は,このような設計のための基本通信織物として実行可能な解決策であることを約束する。ルータはNoCの基本成分であり,ルータを設計するための効率的な内部ブロックを用いた全体としてルータの性能を改善することが期待される。最も重要でそのようなブロックは調停ユニットである。一般的に使用される調停論理は固定優先度,くじ引きとラウンドロビンアルゴリズムを含んでいる。しかしながら,それらは特殊な港のデータフリット速度に応じて優先度を動的に変化する能力を欠いている。より要求を送る依頼者は飢餓に悩まされ,最終的に時間の経過で供給されなかったならば,データの損失。本研究では,著者らは改善されたラウンドロビンアルゴリズムを提案し,ルータのサービス品質(QoS)を増加させる。これはバッファ完全(b_f)と名付けた各入力ポートのバッファからの付加的な制御信号を使用することにより達成した。添加は軽負荷入力ポートより送信するフリットより多くのデータを持つ入力ポートの飢餓条件を避ける助けとなるであろう。通常のものに比べて提案した方法の優位性は,不均一なトラヒック応用のためのその可能性がある。すべての回路はVivado2016.2を用いて実装された,ターゲットボードとしてZed板であった。提案した設計は,トラヒックパターンは明らかでない地域への応用を見出すことが期待されると均一ホットスポットトラヒックから変動する可能性がある。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 港湾 ,  制御信号 ,  高速度 ,  通信 ,  データ処理 ,  システム設計 ,  フリット ,  優先度 ,  *ポート
準シソーラス用語： サービス品質 ,  MPSoC ,  マルチプロセッサSoC ,  *アービタ ,  *ネットワークオンチップ , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： NoC ,  QOS ,  バッファ ,  意識 ,  アービタ ,  設計