ビアスイッチ向けプログラマブルロジック0-1-A-A LUTの電力効率について

夏原明日香; 今川隆司; 越智裕之

文献

J-GLOBAL ID：201802239139997192 整理番号：18A0322482

ビアスイッチ向けプログラマブルロジック0-1-A-A LUTの電力効率について

A study on the power efficiency of via-switch oriented programmable logic 0-1-A-A LUT

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=18A0322482&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=18A0322482&from=J-GLOBAL&jstjournalNo=S0532B") }}

著者 (3件)： , ,
資料名：
巻： 117 号： 378(CPSY2017 106-132) ページ： 107-112 発行年： 2018年01月11日
JST資料番号： S0532B ISSN： 0913-5685 資料種別：会議録 (C)
記事区分：原著論文発行国：日本 (JPN) 言語：日本語 (JA)

本稿では,ビアスイッチと呼ばれるナノデバイスを用いたプログラマブルロジックである0-1-A-A LUTに対して性能と電力のトレードオフを考慮したトランジスタサイズの最適化を行った上で,同様に最適化した0-1LUTに比べ,面積のみならず,遅延時間や動的消費電力においても優れていることを定量的に示す。0-1-A-A LUTはFPGAのロジックブロックで広く使われているLook-up table(LUT)と同等の機能を持つプログラマブルロジックであり,ビアスイッチのON抵抗が小さいことを活かして従来の0-1LUTを改良したものである。0-1LUTと比較して,ビアスイッチの個数を変えることなく,マルチプレクサ(MUX)の個数が半分になり段数も1段減ることなどから,回路面積や遅延時間の低減を達成するものとして提案された。回路面積が低減することから,消費電力の削減も期待されるが,定量的な評価は行われていなかった。本稿では,予備実験としてLUT内の消費電力内訳を求め支配的である部分を明らかにし,それを踏まえて消費電力の大きい部分からトランジスタのサイジングを行ったところ,0-1-A-A LUTの動的消費電力を7.6%,遅延時間を0.6%低減できた。同様にトランジスタのサイジングを行った0-1LUTとの比較では,0-1-A-A LUTの方が動的消費電力が18.7%,遅延時間も10.0%優れていた。(著者抄録)

, , , , , , , , ,
, , , ,

半導体集積回路 , 論理回路

引用文献 (8件)：

I. Kuon and J. Rose, “Measuring the gap between FPGAs and ASICs,” IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems (TCAD), vol.26, no.2, pp.203-215, 2007.
N. Banno, T. Sakamoto, M. Tada, M. Miyamura, Y. Yabe, Y. Saito, S. Ishida, K. Okamoto, H. Hada, N. Kasai, N. Iguchi, and M. Aono, “Reliable solid-electrolyte crossbar switch for programmable logic device,” Proceedings of Symposium on VLSI Technology, pp.115-116, 2010.
M. Miyamura, M. Tada, T. Sakamoto, N. Banno, K. Okamoto, N. Iguchi, and H. Hada, “First demonstration of logic mapping on nonvolatile programmable cell using complementary atom switch,” Proceedings of IEEE International Electron Devices Meeting (IEDM), pp.10.6.1-10.6.4, 2012.
T. Higashi and H. Ochi, “Area-efficient LUT-like programmable logic using atom switch and its mapping algorithm,” Proceedings of 15th International Symposium on Communications and Information Technologies (ISCIT), pp.201-204, 2015.
T. Higashi and H. Ochi, “Area-efficient LUT-like programmable logic using atom switch and its delay-optimal mapping algorithm,” IEICE Trans. on Fundamentals, vol.E100-A, no.7, pp.1418-1426, 2017.

, ,

前のページに戻る

ビアスイッチ向けプログラマブルロジック0-1-A-<span style=text-decoration:overline>A</span> LUTの電力効率について