文献

J-GLOBAL ID：201802239149509164   整理番号：18A1513227

MOSFETにおける極端な電磁干渉の耐性の予測【JST・京大機械翻訳】

Predicting the Tolerance of Extreme Electromagnetic Interference on MOSFETs

著者 (4件)： Sule Nishchay H. ,  Powell Troy ,  Hemmady Sameer ,  Zarkesh-Ha Payman
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ISVLSI  ページ： 597-601  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 極端な電磁干渉(EEMI)は,永久的なハードウェア損傷が電子デバイスに発生する前に,再構成可能なアップセットによりデバイスの誤動作を引き起こすことができる。本論文では,このような永久損傷に先立つ金属酸化物半導体電界効果トランジスタ(MOSFET)に及ぼすEEMIの影響を特性化するための予測モデルを開発した。予測モデルは,閾値電圧と電源のような最も基本的なデバイスパラメータを用いて,与えられた技術ノードに対するMOSFETのイオン/オフ比に対するEEMIの許容限界の開始を決定する。開発したモデルを,TSMCを通して350nm標準CMOSプロセスを用いて作製したデバイスからの測定データと比較した。予測モデルに基づいて,MOSFETにおけるEEMI注入電力の許容性は,350nmにおいて9.7dBmから始まり,65nm技術ノードにおいて-1.7dBmまで,技術スケーリングにより減少した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 予測モデル ,  ハードウェア ,  *電磁干渉 ,  *MOSFET ,  キャラクタリゼーション ,  FET【トランジスタ】 ,  ナノテクノロジー ,  許容限界 ,  電力 ,  忍容性
準シソーラス用語： 許容性 ,  CMOSプロセス ,  閾値電圧 ,  再構成可能性 ,  電子素子 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： MOSFET ,  電磁干渉 ,  耐性 ,  予測