文献

J-GLOBAL ID：201802239320407645   整理番号：18A1304269

アナログビルディングブロックの電子設計自動化のための新しいアプローチ【JST・京大機械翻訳】

A new approach for electronic design automation of analog building blocks

著者 (2件)： Alaybeyoglu Ersin (Elektrik-Elektronik Muehendisligi, Bartin Ueniversitesi, Kutlubeyyazicilar Kampuesue, Muehendislik Fakueltesi Idari Bina, (Bartin, Tuerkiye)) ,  Ugranli Faruk (Elektrik-Elektronik Muehendisligi, Bartin Ueniversitesi, Kutlubeyyazicilar Kampuesue, Muehendislik Fakueltesi Idari Bina, (Bartin, Tuerkiye))
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： SIU  ページ： 1-4  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： トランジスタ技術は20nm以下のチャネル長で製造できるが,アナログ回路は非理想性のために小さなチャネル長で設計できない。さらに,アナログ回路設計において,トランジスタの非理想性のために,設計プロセスは挑戦的である。トランジスタチャネル長のため,アナログ回路設計において小さく選択できないので,電力消費とチップ占有面積としての重要な性能基準を最適化しなければならない。また,設計プロセスはアナログ回路の設計において短縮されなければならない。本研究では,対称演算相互コンダクタンス増幅器の設計自動化のための新しいアプローチを提案した。OTAの相互コンダクタンス(Gm)を,CADENCE環境において0.18μm TSMC技術を有する種々のサイズのトランジスタに対して得て,相互コンダクタンスのモデルをニューラルネットワークによって実現した。望ましい相互コンダクタンスのトランジスタサイズを遺伝的アルゴリズムで最適化した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 遺伝的アルゴリズム ,  ニューラルネットワーク ,  電力消費 ,  アナログ回路 ,  最適化 ,  OTA【増幅器】 ,  対称性 ,  相互コンダクタンス ,  トランジスタ ,  *自動設計
準シソーラス用語： 性能基準 ,  デザインプロセス ,  アナログ回路設計 ,  チャネル長 , 【Automatic Indexing@JST】

分類 (2件)： 増幅回路  (NC05040U) ,  トランジスタ  (NC03070N)

タイトルに関連する用語 (4件)： アナログ ,  ビルディングブロック ,  電子 ,  設計自動化