文献

J-GLOBAL ID：201802240134202662   整理番号：18A2040996

アナログ回路合成フレームワークのための高速性能評価【JST・京大機械翻訳】

Fast Performance Evaluation for Analog Circuit Synthesis Frameworks

著者 (3件)： Zhao Zhenxin (Faculty of Engineering and Applied Science, Memorial University of Newfoundland, Department of Electrical and Computer Engineering, St. John’s, Canada) ,  Liao Tuotian (Faculty of Engineering and Applied Science, Memorial University of Newfoundland, Department of Electrical and Computer Engineering, St. John’s, Canada) ,  Zhang Lihong (Faculty of Engineering and Applied Science, Memorial University of Newfoundland, Department of Electrical and Computer Engineering, St. John’s, Canada)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ISCAS  ページ： 1-5  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： スキーマレベルの非サイズ回路の性能を評価することは,常に自動化されたアナログ回路合成プロセスの中で困難なタスクである。効率的な合成を維持するためには,効率のために精度を取引する必要がある。本論文は,高速性能評価の新しい方法を提示して,それを一般的アナログ回路合成フレームワークに適用することができた。著者らは,g_m/l_D方法論を用いることによって,曲線適合技術によってグラフベースの記号解析を統合することを提案した。線形計画法と非線形計画法の両方を用いて,定義された仕様に対する参照により,非サイズ回路トポロジーの実現可能性を検証した。実験結果は,提案した方法の高い有効性を示した。それは,詳細なサイジングと更なる評価のために,少数の回路トポロジーを残すことにより,全体の回路合成時間を大幅に削減することができる。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *回路合成 ,  非線形計画法 ,  自動化 ,  線形計画法 ,  *アナログ系 ,  データ構造 ,  曲線あてはめ ,  サイジング ,  *性能評価 ,  *高速度 ,  *アナログ回路
準シソーラス用語： 回路トポロジー , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： アナログ ,  回路合成 ,  フレームワーク ,  性能評価