文献

J-GLOBAL ID：201802240702735734   整理番号：18A1622076

4方向パイプライン型並列テクスチャエンジンのアーキテクチャ設計【JST・京大機械翻訳】

Architecture Design for a Four-Way Pipelined Parallel Texture Engine

著者 (6件)： Han Li-Min (Institute Aviation Industry Corporation of China, Aeronautics Computing Technique Research, Xi’an, 710068, China) ,  Tian Ze (Institute Aviation Industry Corporation of China, Aeronautics Computing Technique Research, Xi’an, 710068, China) ,  Zheng Xin-Jian (Institute Aviation Industry Corporation of China, Aeronautics Computing Technique Research, Xi’an, 710068, China) ,  Zhang Jun (Institute Aviation Industry Corporation of China, Aeronautics Computing Technique Research, Xi’an, 710068, China) ,  Tian Ze (Institute Aviation Industry Corporation of China, Aeronautics Computing Technique Research, Xi’an, 710068, China) ,  Ren Xiang-Long (Institute Aviation Industry Corporation of China, Aeronautics Computing Technique Research, Xi’an, 710068, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICCSEC  ページ： 1416-1419  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： テクスチャリングはGPUの不可欠な機能である。テクスチャルックアップ動作速度とテクスチャメモリ帯域幅問題に対して,本論文は,最適化された完全目的4方向パイプライン並列テキストデータフォーマットとフィルタ,マルチポートマルチバンク非ブロッキングテクスチャキャッシュのような,OpenGL3.0とGLSL1.40に基づく3Dグラフィックスエンジンのためのテクスチャエンジンの専用ハードウェアアーキテクチャを提示した。テクスチャエンジンの設計を,SMIC40nm CMOSプロセス技術の下で合成した。性能評価結果は,設計が150MHzで1024の768の分解能のために33fpsまで達成できて,リアルタイムレンダリングのために効率的であることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *計算機アーキテクチャ ,  CMOS ,  フィルタ ,  データフォーマット ,  帯域幅 ,  テキスチャード加工 ,  ブロッキング ,  キャッシュメモリ ,  最適化 ,  分解能 ,  性能評価
準シソーラス用語： リアルタイムレンダリング ,  専用ハードウェア ,  *アーキテクチャ設計 ,  *質感 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： 4方向 ,  パイプライン ,  テクスチャ ,  アーキテクチャ設計