ソフトウェア定義ネットワーキングのモデリング:ソフトウェアとハードウェアスイッチ【JST・京大機械翻訳】

Singh Deepak; Ng Bryan; Lai Yuan-Cheng; Lin Ying-Dar; Seah Winston K.G.

文献

J-GLOBAL ID：201802241459278378 整理番号：18A1946528

ソフトウェア定義ネットワーキングのモデリング:ソフトウェアとハードウェアスイッチ【JST・京大機械翻訳】

Modelling Software-Defined Networking: Software and hardware switches

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=18A1946528&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=18A1946528&from=J-GLOBAL&jstjournalNo=H0842A") }}

著者 (5件)： , , , ,
資料名：
巻： 122 ページ： 24-36 発行年： 2018年
JST資料番号： H0842A ISSN： 1084-8045 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：イギリス (GBR) 言語：英語 (EN)

ソフトウェア定義ネットワーク(SDN)において,スイッチはネットワークにおけるデータパケットを移動する転送装置である。ソフトウェアでのソフトウェアスイッチは,ソフトウェアにおける転送機能を扱い,その結果,ライン速度でパケットを転送することができない。一方,ハードウェアスイッチは,ライン速度でパケットを転送するために,転送ハードウェアを最適化する。しかしながら,ネットワーク技術者が他のものを選択することにおけるトレードオフを理解するのを助けるために,文献にはほとんど研究がなかった。本論文では,SDNにおけるハードウェアスイッチとソフトウェアスイッチの性能を特性化するための統一待ち行列モデルを開発した。統一待ち行列モデルは,それらのSDN展開における遅延,パケット損失およびスループットを予測するための技術者のための解析ツールである。SDNの既存の待ち行列モデルはソフトウェアスイッチの性能解析に焦点を合わせているが,ここで提示した研究はハードウェアとソフトウェアスイッチの統一解析を初めて提示した。提案したモデルはシミュレーションと比較して5%以下の誤差を示した。ハードウェアとソフトウェアスイッチの間で,評価はハードウェアスイッチがソフトウェアスイッチと比較して平均80%低い遅延と100%低いパケット損失確率を達成することを示した。より多くのハードウェアスイッチは,決定のための制御装置を含み,スイッチを通してパケット遅延に関する利得を下げる。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

, , , , , , , , , , , ,
, 【Automatic Indexing@JST】

著者キーワード (5件)： , , , ,

計算機網 , 待ち行列 , 電話・データ通信・交換一般

, , ,

前のページに戻る