文献

J-GLOBAL ID：201802241849026606   整理番号：18A0407719

HopliteRT:実時間応用のための効率的なFPGA NoC(ネットワークオンチップ)【Powered by NICT】

HopliteRT: An efficient FPGA NoC for real-time applications

著者 (3件)： Wasly Saud (University of Waterloo, Canada) ,  Pellizzoni Rodolfo (University of Waterloo, Canada) ,  Kapre Nachiket (University of Waterloo, Canada)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICFPT  ページ： 64-71  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： HopliteのようなオーバレイNoCであるFPGAに実装することは安価であるが偏向ルーティングによるNoCを走査するパケットの最悪の場合の経路選択の待ち時間の限界を提供していない。本論文では,たわみを優先順位付けするためのルーティング機能を修飾することにより,特定のスループットとバースト性制約を満たすためにパケットの注入を調節することにより経路選択の待ち時間の正確な上限の計算を可能にするHoplite適応する方法を示した。(1)ネットワークT~Fの飛行時間,および(2)ソースノードT~sで待ち時間の形でエンドツーエンド遅延を計算するための解析モデルを提供するm×m NoCにおける飛行時間を結合するために,Hopliteルータにおけるルーティング関数とスイッチングクロスバーの豊かさを修正AXとΔΥは源の差とパケットの宛先アドレス座標であるT~F=ΔΧ+ΔΥ+(AY × m)~+2を実現している。源での待ち時間を結合するために,ノードの各フローf_i(x, y)の速度ρ_iとバースト性σ_iとトークンバケットレギュレータを追加(1/ρ_i 1)+T~を送達する:T~=σ(Γ~C_f)/1 σ(Γ~C_f)レギュレータ期間に依存するすべての干渉流Γ~C_fの 1/+ρ_i,バースト性aと速度ρ。HopliteRTルータの64b実装は4%LUTをより少なく,オリジナルHopliteルータと比較してFFの類似の数を必要とする。も注入を調節するための各クライアントポートで二つの小さな計数管を必要とする。合成トラヒックパターンを横断する我々のモデルとRTL実装を評価し,分析限界と一致する挙動を観測した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 調節器 ,  *ネットワーク ,  解析モデル ,  偏向 ,  待ち時間 ,  経路選定 ,  スループット ,  干渉 ,  パケット ,  *FPGA
準シソーラス用語： エンドツーエンド遅延 ,  飛行時間 ,  バースト性 ,  *ネットワークオンチップ ,  *実時間 , 【Automatic Indexing@JST】

分類 (5件)： 計算機網  (JC03000K) ,  光通信方式・機器  (ND10000B) ,  半導体集積回路  (NC03162T) ,  無線通信一般  (ND08010L) ,  トラヒック理論  (ND02040C)

タイトルに関連する用語 (5件)： 実時間 ,  応用 ,  FPGA ,  NoC ,  ネットワークオンチップ