文献

J-GLOBAL ID：201802242030732829   整理番号：18A0408079

再利用距離分布を用いたグラフ計算における局所性最適化【Powered by NICT】

Optimizing locality in graph computations using reuse distance profiles

著者 (2件)： Badawy Abdel-Hameed A. (Klipsch School of Electrical and Computer Engineering, New Mexico State University!@ Las Cruces, NM, USA) ,  Yeung Donald (Dept. of Electrical and Computer Engineering, University of Maryland, College Park, MD, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IPCCC  ページ： 1-8  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本研究では,基礎となるチップマイクロアーキテクチャは,マルチコアプロセッサによって動かされるとき,コードを書く異なるべきか否かの疑問に答えることを試みた。コア間の問題空間を分割するか,分割はより良好な性能をもたらすキャッシュの複数のレベルで起こることができるかの重要性を特性化するためにサイズ及び連結性の異なる三種の入力問題を各三グラフベンチマークのセットを使用した。異なる並列化スキームと異なるグラフ分配に代表される設計空間を調べた。これは,詳細なシミュレーション結果を用いて,L1キャッシュに適合するサイズ分配を持つベースライン遺産並列化技法で得られるどの程度利得を見るために特性化する大規模で複雑な空間を提供する。遺産並列化は,ほとんどのケースにおいて,最良の代替ではなく,他の並列化技法が優れていることを示した。並列化戦略と分割サイズの異なる組み合わせを秩序化することをランク実行時間予測モデルを構築するためにPIN計算再利用距離プロファイルを用いた。いくつかのケースでは予測は100%正確でいくつかの他の場合には予測が基本ケースよりも悪い性能を予測した。は,シミュレートされた最良の組合せとPIN予測値間の差を報告した。M5性能シミュレーションは,ベースラインと比較して20%までの利得を示した。著者らの予測方式は,M5で得られた最良の性能利得の100%までとすべてのベンチマークと入力サイズの平均48%までを達成することができる。再利用距離プロファイル,即ちの新しい応用を示し,プログラム性能を最適化するためのプログラム開発者とコンパイラを支援するためのツールとしても使用した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： コンパイラ ,  予測 ,  キャッシュメモリ ,  予測モデル ,  *最適化 ,  利得 ,  *再利用 ,  シミュレーション ,  キャラクタリゼーション ,  基準線 ,  *局所性 ,  CASE ,  ベンチマーク
準シソーラス用語： 実行時間 ,  マルチコアプロセッサ , 【Automatic Indexing@JST】

分類 (4件)： 記憶方式  (JC02040V) ,  制御方式  (JC02030K) ,  ディジタル計算機方式一般  (JC02010O) ,  オペレーティングシステム  (JD03020J)

タイトルに関連する用語 (5件)： 距離分布 ,  グラフ ,  計算 ,  局所性 ,  最適化