文献

J-GLOBAL ID：201802242111830702   整理番号：18A0075569

90nm CMOS技術における雑音最小化の伴流に対するダイオードに基づくマルチモードMTCMOS8T加算器【Powered by NICT】

Diode based multi mode MTCMOS 8T adder for wake up noise minimization in 90nm CMOS technology

著者 (3件)： Agrawal Preeti (GLA University, Mathura(U.P.) India) ,  Kumar Anjan (GLA University, Mathura(U.P.) India) ,  Pattanaik Manisha (ABV-Indian Institute of Information Technology and Management, Gwalior)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICCCNT  ページ： 1-7  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 従来のMTCMOS技術はスリープモードにおける漏れ電流を最小化するための効率的な方法であるが,新たな問題すなわち間違った出力を与えるばかりでなく,回路の寿命を低減するアクティブモード遷移中の騒音を覚醒させるための上昇を与えた。雑音まで後流はOFFモードMTCMOS回路の重要な課題であるに対するモード遷移の間に生成する。ダイオードベースマルチモード16ビット8T全加算器設計は雑音と漏れ電流までこの伴流を低減するための提案した。提案手法では,アクティブモード遷移の間の伴流まで雑音のピーク振幅の還元に対して高いV_th並列pMOSもスタッキング効果によるスリープモードにおける漏れ電流を制御する方法を提供するであろうベースバイアス付加体を用いた。二重スイッチMTCMOS技術と比較して提案した方法の重要性を評価するためにとして3モードMTCMOS技術と比較して,16.81%は減少としてMTCMOS16ビット8T全加算器設計は97.17%伴流まで雑音のピーク振幅を効率的に低下させると漏れ電流を低下させる84.74%,シミュレーションは90nm標準CMOS技術による日焼け剤EDAを用いた16ビット8T全加算器回路を行った。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *雑音 ,  *伴流 ,  *ダイオード ,  騒音 ,  *加算器 ,  漏れ電流 ,  スイッチ ,  *多モード ,  *CMOS
準シソーラス用語： *CMOS技術 ,  全加算器 ,  スリープモード ,  *MTCMOS , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (7件)： CMOS技術 ,  雑音 ,  最小化 ,  伴流 ,  ダイオード ,  マルチモード ,  加算器