文献

J-GLOBAL ID：201802242714276055   整理番号：18A1259906

PHI KNLにおける中央プロセッサIntelに関するデータベースの並列処理のモデリング【JST・京大機械翻訳】

Modeling parallel processing of databases on the central processor Intel Xeon Phi KNL

著者 (3件)： Rekachinsky A.I. (South-Ural State University, Chelyabinsk, Russia) ,  Chulkevich R.A. (South-Ural State University, Chelyabinsk, Russia) ,  Kostenetskiy P.S. (South-Ural State University, Chelyabinsk, Russia)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： MIPRO  ページ： 1605-1610  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 並列データベース管理システムの開発は,急速な情報量成長のために緊急の問題である。今日,DBMS性能改善の基本原理は,マルチプロセッサシステム[8]の使用を含んでいる。同時に,加速度は,マンコア・コプロセッサを有するハイブリッドクラスタのような新しいハードウェアアーキテクチャを用いることによって達成することができた。このようなアーキテクチャの実装はハードウェアの高コストとその構成により制限される。したがって,いくつかの特性を決定し,実際のハードウェアを使用せず,正確な実行の詳細を考慮に入れることなく,異なるデータベース質問実行時間を比較するモデルの開発は,非常に局所的な問題である。本論文では,並列データベース処理の観点から,Intel Xeon Phi Knight Landingハードウェアアーキテクチャによる新しいマンコア加速器の有効性を調べる数学モデルの開発について述べた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 管理システム ,  高速度 ,  加速器 ,  *並列処理 ,  数学モデル ,  *データベース ,  マルチプロセッサシステム ,  *モデリング ,  計算機アーキテクチャ ,  ハードウェア ,  *演算プロセッサ ,  データベース管理システム ,  コプロセッサ
準シソーラス用語： 実行時間 ,  並列データベース , 【Automatic Indexing@JST】

分類 (2件)： データベースシステム  (JD03030U) ,  制御方式  (JC02030K)

タイトルに関連する用語 (5件)： PHI ,  プロセッサ ,  データベース ,  並列処理 ,  モデリング