文献

J-GLOBAL ID：201802243121967091   整理番号：18A1899175

高速論理応用のためのZ2-FETの鋭いスイッチング,ヒステリシスのない特性【JST・京大機械翻訳】

Sharp switching, hysteresis-free characteristics of Z²-FET for fast logic applications

著者 (6件)： Lee K. H. (IMEP-LAHC, Minatec Campus, Grenoble, 38000, France) ,  Dirani H. El (STMicroelectronics, Crolles, 38920, France) ,  Fonteneau P. (STMicroelectronics, Crolles, 38920, France) ,  Bawedin M. (IMEP-LAHC, Minatec Campus, Grenoble, 38000, France) ,  Sato S. (Faculty of Engineering Science, Kansai University, Osaka, Japan) ,  Cristoloveanu S. (IMEP-LAHC, Minatec Campus, Grenoble, 38000, France)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ESSDERC  ページ： 74-77  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 集積回路用の論理スイッチを,先進的なFDSOI(完全遅延SOI)において実験的に実証した。Z2-FET(ゼロ衝撃イオン化とゼロしきい値スロープFET)は,オン/オフ電流比と鋭いスイッチ(~1mV/10年)に関して顕著な性能を示すバンド変調素子である。ESD保護と容量の少ないDRAMに対するZ2-FET能力は既に報告されている。しかし,固有ヒステリシス効果の存在は,これまでの高速論理応用を阻害した。単一または二重接地面を有するZ2-FETの新しい世代を,超薄膜と酸化物(UTBB)SOI技術を用いて作製した。ゲート上の高速パルスがヒステリシスのないスイッチングをもたらすことを実証した。この素子は同じゲートバイアスでオンとオフをターンオンする。系統的な測定により,装置パラメータとバイアスが運転速度に及ぼす重要な役割を明らかにした。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *スイッチ ,  集積回路 ,  酸化物 ,  DRAM ,  ターンオン ,  *ヒステリシス ,  パルス ,  電流 ,  衝突イオン化 ,  バイアス ,  *高速度 ,  SOI構造 ,  超薄膜
準シソーラス用語： ゲートバイアス ,  ESD保護 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 論理 ,  応用 ,  FET ,  スイッチング ,  ヒステリシス