文献

J-GLOBAL ID：201802243306055065   整理番号：18A0727389

マルチプロセッサアーキテクチャへのプログラム順序付けのための効率的手法の性能解析【JST・京大機械翻訳】

Performance analysis of an efficient technique for ordering programs into multiple processors architectures

著者 (4件)： Rebaya Asma (SYSCOM Research Laboratory, National School of Engineering of Tunis University of Tunis, El Manar, Tunisia) ,  Gasmi Kaouther (SYSCOM Research Laboratory, National School of Engineering of Tunis University of Tunis, El Manar, Tunisia) ,  Amari Imen (SYSCOM Research Laboratory, National School of Engineering of Tunis University of Tunis, El Manar, Tunisia) ,  Hasnaoui Salem (SYSCOM Research Laboratory, National School of Engineering of Bizerte, Carthage University, Tunisia)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： IINTEC  ページ： 124-128  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： これらの間に,通信,信号処理,高度な特徴を持つディジタル通信(マルチアンテナ,等化)のようなアプリケーションは,待ち時間,計算の力に関してユーザの緊急性の増加を伴い,これらの要求を満たし,研究者はハードウェア/ソフトウェアアプリケーションのための効率的なスケジューリングを実現することを困難にしている。ハードウェアは複数のプロセッサから構成され,ソフトウェアは計算のモデルにより表現される。本論文では,スケジューリングプロセスに必要なプロセッサの最良数を計算する提案手法の性能解析を示した。提案したアルゴリズムを,スケジューリングプロセスに対する発見的手法を用いて評価した。異なるシナリオから得られた結果を比較した。次に,提案したアルゴリズムと発見的手法を組み合わせることにより,プロセッサのスピードアップ,効率および数に関して最良のスケジュールが得られることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： ソフトウェア ,  待ち時間 ,  スケジューリング ,  等化 ,  アルゴリズム ,  発見的方法 ,  ハードウェア ,  ディジタル通信 ,  応用プログラム ,  信号処理 ,  *演算プロセッサ ,  *性能分析
準シソーラス用語： 緊急度 ,  マルチアンテナ ,  *順序づけ , 【Automatic Indexing@JST】

分類 (1件)： オペレーティングシステム  (JD03020J)

タイトルに関連する用語 (5件)： マルチプロセッサ ,  アーキテクチャ ,  順序付け ,  手法 ,  性能解析