文献

J-GLOBAL ID：201802244871084919   整理番号：18A0443811

IPSの導入:スケーラブルなアーキテクチャのための統合処理システム【Powered by NICT】

Introducing IPS: An integration processing system for scalable architecture

著者 (1件)： Mekhiel Nagi (Department of Electrical and Computer Engineering, Ryerson University, Toronto Ontario, Canada M5B 2K3)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICCES  ページ： 377-382  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 従来の並列プロセッサは,異なるプロセッサ間の通信オーバヘッドのため,スケーラブルではない。は高価な通信オーバヘッドを除去するためのハードウェアにおける並列処理の結果を統合するための新しい統合処理システム提案する。応用分割とマッピング第1段階で並列プロセッサである,並列プロセッサからの結果は,第二相の統合処理装置を用いて収集した。IPSは空間における並列プロセッサの結果を収集するために1つの命令を用いて,時間ではなくスケーラビリティを改善する。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ハードウェア ,  並列処理 ,  演算プロセッサ ,  *処理装置 ,  *計算機アーキテクチャ
準シソーラス用語： 通信オーバーヘッド ,  並列プロセッサ , 【Automatic Indexing@JST】

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： IPS ,  アーキテクチャ ,  統合 ,  処理システム