文献

J-GLOBAL ID：201802244876410486   整理番号：18A0729166

大容量サイクルシステムのための1.2pJ/サイクルkHzタイマー回路【JST・京大機械翻訳】

A 1.2 pJ/cycle KHz Timer Circuit for Heavily Duty-Cycled Systems

著者 (5件)： R. Manikandan R. ,  Singhal Vipul ,  Chauhan Rajat ,  Menezes Vinod ,  Mehendale Mahesh
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： VLSID  ページ： 171-176  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高負荷サイクルシステムに適した超低エネルギーKHzタイマ/発振器回路を示した。提案した発振器設計は,サブnA電流でバイアスされたCMOS Schmittトリガ遅延セルで作られた3段リングトポロジーを利用する。ステージ当たり最大遅延を抽出するために,遅延セルの高い閾値電圧と低い閾値電圧をそれぞれ供給と接地電位に設定した。500pA以下の電流を消費し,より速い遷移時間を提供する超低電力非重なりバッファ回路を提供した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 電流 ,  緩衝回路 ,  *発振器 ,  CMOS
準シソーラス用語： 超低消費電力 ,  遷移時間 ,  閾値電圧 ,  低エネルギー ,  高負荷 ,  *大容量 , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (3件)： 大容量 ,  サイクル ,  タイマー回路