文献

J-GLOBAL ID：201802244942941992   整理番号：18A1573012

SoCFPGAに基づくバケット受信機搬送波追跡ループ設計【JST・京大機械翻訳】

Design of carrier tracking loop for Beidou receiver based on SoC FPGA

著者 (3件)： Wei Zhaochuan (桂林電子科技大学信息与通信学院,广西桂林,541004) ,  Pan Jundao (桂林電子科技大学信息与通信学院,广西桂林,541004) ,  Wu Guozeng (桂林電子科技大学信息与通信学院,广西桂林,541004)
資料名： Dianzi Jishu Yingyong  (Dianzi Jishu Yingyong)
巻： 44  号： 6  ページ： 124-128  発行年： 2018年 
JST資料番号： C2505A  ISSN： 0258-7998  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 高リアルタイム性,小型化,および低電力消費を達成するために,SoCFPGAに基づく搬送波追跡ループの設計方式を提案した。FLL(ロックループ)とPLL(ロックループ)の分析を通して、SOPC技術を利用して、SoCFPGAに基づくキャリア追跡ループを実現し、FPGA内部でキャリアの剥離を完全に完成できる。試験結果は,この方式が高速かつ正確に追跡でき,良好なリアルタイム性と応用価値を有することを示した。Data from Wanfang. Translated by JST.【JST・京大機械翻訳】

シソーラス用語： *FPGA ,  *搬送波 ,  小型化 ,  *受信機 ,  高速度
準シソーラス用語： 低電力化 , 【Automatic Indexing@JST】

著者キーワード (3件)： Beidou satellite navigation receiver ,  carrier tracking loop ,  SoC FPGA

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (6件)： バケット ,  受信機 ,  搬送波 ,  追跡 ,  ループ ,  設計