文献

J-GLOBAL ID：201802246526585707   整理番号：18A0027362

DCオフセット除去を用いたdB-線形レジスタCMOSプログラマブル利得増幅器【Powered by NICT】

A dB-linear switched-resistor CMOS programmable gain amplifier with DC offset cancellation

著者 (4件)： Mao Ye (Tianjin Key Laboratory of Imaging and Sensing Microelectronic Technology, School of Microelectronics, Tianjin University, Tianjin 300072, China) ,  Yiqiang Zhao (Tianjin Key Laboratory of Imaging and Sensing Microelectronic Technology, School of Microelectronics, Tianjin University, Tianjin 300072, China) ,  Gongyuan Zhao (Tianjin Key Laboratory of Imaging and Sensing Microelectronic Technology, School of Microelectronics, Tianjin University, Tianjin 300072, China) ,  Ruishan Xin (Tianjin Key Laboratory of Imaging and Sensing Microelectronic Technology, School of Microelectronics, Tianjin University, Tianjin 300072, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： EDSSC  ページ： 1-2  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： DCオフセットキャンセル(DCOC)を用いたプログラマブル利得増幅器(PGA)を0.18μm CMOSプロセスで設計した。PGAは,新しいフィードバック構造に基づくカスケード,定数3dB利得ステップを実現するにおける2段階採用し,多重化復号器の使用を回避した。提案DCOC機能ブロックは十分に低いカットオフ周波数を特徴とし,チップ上に統合の挑戦を完成させた。後シミュレーションの結果は,PGAは0~45dBの可変利得範囲を持ち,入力DCオフセット残基の99.7%が0.383mV以下であることを示し,0.112mVの標準偏差,97.68%減少した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 標準偏差 ,  *レジスタ ,  復号器 ,  *増幅器 ,  フィードバック ,  シミュレーション ,  多重化 ,  *CMOS ,  *利得 ,  *線形性 ,  遮断周波数
準シソーラス用語： 残基 ,  *DCオフセット , 【Automatic Indexing@JST】

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (7件)： DCオフセット ,  Db ,  線形 ,  レジスタ ,  CMOS ,  利得 ,  増幅器