文献

J-GLOBAL ID：201802246644151818   整理番号：18A1899049

UMC180nm CMOSにおける優れたEMIイミュニティを持つ自己カスコード化Miller増幅器の設計【JST・京大機械翻訳】

Design of a Self-Cascoded Miller Amplifier with Superior EMI Immunity in UMC 180NM CMOS

著者 (4件)： Zuccarotto Carmelo (University of Brescia, Dept. of Information Engineering, Brescia, Italy) ,  Richelli Anna (University of Brescia, Dept. of Information Engineering, Brescia, Italy) ,  Kennedy Simon (Engineering Monash University, Dept. of Electrical and Computer Systems, Melbourne, Australia) ,  Rcdoute Jean-Michel (Engineering Monash University, Dept. of Electrical and Computer Systems, Melbourne, Australia)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： EMC Europe  ページ： 425-428  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,電磁干渉(EMI)に対する優れたロバスト性を示す自己カスコード化デバイスで設計された相補的Miller演算増幅器アーキテクチャを提示した。UMC180nm CMOSプロセスにおいてプロトタイプ回路を設計し,製作し,実験的に検証した。相補型自己符号化Miller増幅器は,220MHzに等しい利得帯域幅積である62dBのDC利得を有した。測定により,相補的自己符号化Miller増幅器のEMI誘起オフセットは,通常の自己符号化Miller増幅器に対して50%以上減少することを確認した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 計算機アーキテクチャ ,  *CMOS ,  ロバスト性 ,  *増幅器 ,  電磁干渉 ,  演算増幅器 ,  オフセット ,  利得 ,  プロトタイプ
準シソーラス用語： 利得帯域幅積 ,  *カスコード ,  *イミュニティ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： CMOS ,  EMI ,  イミュニティ ,  自己 ,  カスコード ,  増幅器 ,  設計