文献

J-GLOBAL ID：201802247035503152   整理番号：18A1208077

内部モデル制御による負荷周波数制御のための分数PIDの設計とビッグバンの大きいクランチ最適化【JST・京大機械翻訳】

Design of fractional PID for Load frequency control via Internal model control and Big bang Big crunch optimization

著者 (2件)： Jain Shivam (Indian Institute of Technology, Roorkee, Uttarakhand 247667 India) ,  Hote Yogesh V. (Indian Institute of Technology, Roorkee, Uttarakhand 247667 India)
資料名： IFAC PapersOnLine  (IFAC PapersOnLine)
巻： 51  号： 4  ページ： 610-615  発行年： 2018年 
JST資料番号： W3101A  ISSN： 2405-8963  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： 本論文は,電力系統における負荷周波数制御(LFC)のための最適分数次数PID制御装置の設計のための新しい技術を提示した。提案した方法は,分数次数PID制御装置の設計のための最近のソフトコンピューティング技術と内部モデル制御(IMC)方式であるBig Bang Big Crunch(BB-BC)アルゴリズムのユニークな組合せを利用し,制御装置設計による次数減少の概念を統一した。本論文では,提案アプローチの詳細な数学的記述を明らかにした。BB-BCは確率的探索技術であるので,応答仕様の完全な統計解析を行った。提案した手法の有効性を実証するために,時間応答仕様と性能指標に関する徹底的な比較解析も行った。提案した手法は非常に効率的なツールであり,文献における最近の技術より優れていると推論される。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *最適化 ,  制御装置 ,  統計解析 ,  *負荷周波数制御 ,  アルゴリズム ,  電力系統
準シソーラス用語： パラメータ不確実性 ,  性能指標 ,  時間応答 ,  確率的探索 ,  次数 ,  ソフトコンピューティング ,  PID制御 ,  分数次 ,  *内部モデル制御 , 【Automatic Indexing@JST】

著者キーワード (6件)： 負荷周波数制御 ,  統計解析 ,  ビッグバンの大きな危機 ,  統合的な性能のind ,  PID制御 ,  パラメータ不確実性

分類 (1件)： システム設計・解析  (IA02030D)

タイトルに関連する用語 (7件)： 内部モデル制御 ,  負荷周波数制御 ,  分数 ,  PID ,  設計 ,  ビッグバン ,  最適化