文献
J-GLOBAL ID:201802247178087986   整理番号:18A0589705

フルバンドマルチキャリアTDD/FDD2G/3G/4G/5Gマクロ基地局のための高度に再構成可能な65nm CMOS RFへのビットトランシーバ【Powered by NICT】

A highly reconfigurable 65nm CMOS RF-to-bits transceiver for full-band multicarrier TDD/FDD 2G/3G/4G/5G macro basestations
著者 (12件):
資料名:
巻: 2018  号: ISSCC  ページ: 162-164  発行年: 2018年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では,200MHz大信号BWと450MHz DPD合成/観察BWが65×2nm TX,2RX RFにビット基地局送受信機,及び400MHz6GHzのLO周波数を示した。FDD動作のためにTRXはGSM基地局のダイナミックレンジ要件を満たす低IFモードを支持する。2G/3G/4G/5g無線のための全てのTDD/FDD3GPPバンドにおけるフルバンドマルチキャリア(MC)動作を提供する。SoCは8×16Gb/s SERDES界面,二つの受信機,二送信機,ディジタルプリディストーション(DPD)フィードバックRX(FBRX)(図9.3.1)を含んでいる。FBRXは両RX basebandsの出力を組み合わせた観察BWの450MHzを提供する「ステッチ」システムを採用した。三PLLはディジタル/変換器/SERDES時計,キャリブレーションLO,GSM TX位相雑音要求を満たすRF LOを提供した。ディジタル補間,デシメーション,A GC,TX電力制御,キャリブレーションは,統合されたARM皮質M3によって管理される。内部較正時期は3G/4G/5Gサブフレームタイミング要求を支援するために適応できる。SoCは,TDD用の単一チップ溶液,およびFDD用二チップセットである。GSMはRXのための外部Loを必要とする最大BWモード(2T/2R/1FBRX,450/200/450MHz,0dB RF減衰,TDD50%TX/RXデューティサイクル)における電力消費はFDDのためのTDDと6.6Wの4.1Wであった。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
移動通信  ,  半導体集積回路 

前のページに戻る