文献

J-GLOBAL ID：201802247682257605   整理番号：18A0035209

正弦余弦アルゴリズムに基づくNoC試験計画研究【JST・京大機械翻訳】

Test scheduling research for network-on-chip based on sine cosine algorithm

著者 (5件)： Zhu Wangchun (桂林電子科技大学電子工程与自動化学院 桂林 5410041) ,  Zhou Tian (桂林電子科技大学電子工程与自動化学院 桂林 5410041) ,  Hu Cong (桂林電子科技大学電子工程与自動化学院 桂林 5410041;西安電子科技大学机電工程学院 西安 710071) ,  Xu Chuanpei (桂林電子科技大学電子工程与自動化学院 桂林 5410041) ,  Zhu Aijun (桂林電子科技大学電子工程与自動化学院 桂林 5410041)
資料名： Dianzi Celiang Yu Yiqi Xuebao  (Dianzi Celiang Yu Yiqi Xuebao)
巻： 31  号： 8  ページ： 1178-1182  発行年： 2017年 
JST資料番号： C2677A  ISSN： 1000-7105  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： マルチ制約条件の下での試験時間の最適化を実現することは,現在のオンチップネットワーク(NoC)試験において解決すべき問題である。本論文では,正弦余弦アルゴリズム(SCA)に基づくNoC試験計画の最適化法を提案した。専用のTAMの並列試験方法を用いて、電力消費、ピン止め制約を満たす条件下で、テスト計画モデルを構築し、NoCに対してテストを行った。最適解により,正弦波,余弦の変動,および複数のランダム演算子と適応変数を最適化し,試験時間を最小化することを目的とした。ITC’02 test benchmarksテストセット上で比較実験を行い,結果は粒子群最適化(PSO)アルゴリズムと比較して,提案したアルゴリズムがより短いテスト時間を得ることができることを示した。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： 電力消費 ,  *アルゴリズム ,  ピン止め ,  比較試験 ,  正弦波 ,  最適化
準シソーラス用語： 粒子群最適化 ,  最適解 ,  試験方法 ,  *試験計画 ,  *ネットワークオンチップ , 【Automatic Indexing@JST】

著者キーワード (4件)： Network-on-Chip ,  test scheduling ,  sine cosine algorithm ,  optimization

分類 (5件)： 熱交換器,冷却器  (PA03020G) ,  電動機  (NB07030U) ,  化学プロセスの解析  (XC01030R) ,  その他の発電  (NB03140M) ,  通信網  (ND07030A)

タイトルに関連する用語 (4件)： アルゴリズム ,  NoC ,  試験計画 ,  研究