文献

J-GLOBAL ID：201802248277203607   整理番号：18A0028162

非対称符号化を用いた低電力ハイブリッド不揮発性キャッシュ【Powered by NICT】

A low-power hybrid non-volatile cache with asymmetric coding

著者 (6件)： Hajihassani Omid (School of Computer Science, Institute for Research in Fundamental Sciences (IPM), Tehran, Iran) ,  Ahmadzadeh Armin (School of Computer Science, Institute for Research in Fundamental Sciences (IPM), Tehran, Iran) ,  Gavahi Mohsen (School of Computer Science, Institute for Research in Fundamental Sciences (IPM), Tehran, Iran) ,  Raei Mohammadreza (School of Computer Science, Institute for Research in Fundamental Sciences (IPM), Tehran, Iran) ,  Rahmati Dara (School of Computer Science, Institute for Research in Fundamental Sciences (IPM), Tehran, Iran) ,  Gorgin Saeid (School of Computer Science, Institute for Research in Fundamental Sciences (IPM), Tehran, Iran)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICCKE  ページ： 277-282  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 磁気ラムまたは相変化メモリのようなキャッシュメモリは,それらの初期のモデルからアーキテクチャの観点から長い道のりを来し電力,性能,アクセス待ち時間,および動的/静的エネルギー消費に顕著な差を示した。著者らの研究では,キャッシュのオリジナルデータに情報冗長性のためを添加することによりキャッシュデータにおける0年代から1年代までの比を増加させることを非対称符号化と並んで良好な電力と面積効率を達成するために用いキャッシュ技術の特性を利用したハイブリッドキャッシュ設計を提案した。は従来のキャッシュアーキテクチャと比較してよりエネルギー効率的であることを溶液を提案しSTT-RAMとSRAM技術の肯定的側面を利用するハイブリッドキャッシュメモリアーキテクチャから利益を得ている。Splash-2とパーセクスーツからプログラムのキャッシュデータの評価により,ハイブリッドアーキテクチャによる全静的および動的電力消費のみではSRAMとDRAMキャッシュと比較して55~%低下し,面積は45%減少したことが示唆された。提案した符号化方式の助けを借りて,キャッシュに発行された集合演算の数は47%減少した。これはプログラムの書き込み電力を24%低減し,プログラムの全静的および動的電力消費の14%の減少をもたらした。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： エネルギー効率 ,  *符号化 ,  待ち時間 ,  冗長性 ,  *非揮発性 ,  *電力 ,  計算機アーキテクチャ ,  電力消費 ,  DRAM ,  SRAM ,  *キャッシュメモリ ,  *非対称性
準シソーラス用語： 面積効率 ,  相変化メモリ ,  *低電力化 , 【Automatic Indexing@JST】

分類 (1件)： 記憶方式  (JC02040V)

タイトルに関連する用語 (5件)： 非対称 ,  符号化 ,  低電力 ,  不揮発性 ,  キャッシュ