文献

J-GLOBAL ID：201802248758750874   整理番号：18A2036153

改良線セグメント検出器の高速で資源効率の良いハードウェア実装【JST・京大機械翻訳】

Fast and Resource-Efficient Hardware Implementation of Modified Line Segment Detector

著者 (3件)： Zhou Fuqiang (Beihang University, Beijing, China) ,  Cao Yu (Beihang University, Beijing, China) ,  Wang Xinming (Beihang University, Beijing, China)
資料名： IEEE Transactions on Circuits and Systems for Video Technology  (IEEE Transactions on Circuits and Systems for Video Technology)
巻： 28  号： 11  ページ： 3262-3273  発行年： 2018年 
JST資料番号： W0321A  ISSN： 1051-8215  CODEN： ITCTEM  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 線は画像中の高レベル情報を囲む重要な特徴である。低い誤差率を有するラインセグメント検出器(LSD)アルゴリズムは,効果的かつ正確に画像における線を抽出するために広く用いられている方法である。しかしながら,PC上のアルゴリズムはリアルタイムビデオ処理のための時間と資源の両方においてあまりにも費用がかかる。本論文では,リアルタイム線検出のためのフィールドプログラマブルゲートアレイ(FPGA)上の修正LSDアルゴリズムのための高速で資源効率の良いハードウェア実装ソリューションを提供した。タスクレベルのパイプライン構造は,フレームバッファのないハードウェアアーキテクチャにマッピングされたストリームプロセスで完全に利用される。提案したハードウェア実装プロセスは,中間値を記憶するために,オンチップブロックRAMの消費が少ないストリームアウト方式において実行される。最初に,ハードウェアGaussフィルタを用いて,単一画素幅でエッジマップを得るために,Cannyエッジ検出を調整した。次に,動的根木に基づく領域成長モデルの新しい構造を用いて,数列のピクセルの待ち時間で正確に線セグメント領域を検出した。時間,オンチップ資源,および電力消費における低コストは,Lane出発警報システムのような線セグメント特徴を用いた携帯型実時間ストリーミングビデオ処理応用に適した提案アルゴリズムを作る。また,それは,さらなる認識または立体対応と多くの他のために線セグメント情報を使用する実時間マシンビジョンシステムに適用することができる。提案したアルゴリズムを合成し,高い信頼性,精度速度,および資源とエネルギーの両方における低コストで,XC7Z020FPGA上でテストした。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *ハードウェア ,  待ち時間 ,  携帯型 ,  画素 ,  エッジ検出 ,  アルゴリズム ,  電力消費 ,  FPGA ,  *検出器 ,  *高速度 ,  計算機アーキテクチャ
準シソーラス用語： マシンビジョン ,  オンチップ ,  実時間 ,  *ハードウェア実装 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： セグメント ,  検出器 ,  資源効率 ,  ハードウェア実装