文献

J-GLOBAL ID：201802248776407532   整理番号：18A1513568

マルチフィンガートランジスタを用いたUTBB FD-SOI回路設計:回路デバイス相互作用の展望【JST・京大機械翻訳】

UTBB FD-SOI Circuit Design using Multifinger Transistors: A Circuit-Device Interaction Perspective

著者 (3件)： Sharma Arvind (Indian Institute of Technology Roorkee, Roorkee, India) ,  Alam Naushad (Aligarh Muslim University, Aligarh, India) ,  Bulusu Anand (Indian Institute of Technology Roorkee, Roorkee, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： PRIME  ページ： 57-60  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,プロセス誘起機械的応力の存在下における,ムルフィンガ超薄箱形およびボディ完全分割(UTBBFD-SOI)MOSFETの性能を調べ,モデル化した。指数(NF)の関数として,マルチフィンガーFDSOI MOSFET(SiチャネルNMOSとSiGeチャネルPMOS)におけるチャネルストレスと有効駆動電流(I_eff)をモデル化した。提案したI_effモデルは,Sentaurus TCADシミュレーションと比較して,最大誤差7%で,Invert/NAND-2/NAND-3の性能(すなわち,I_eff)を予測した。NMOSFETのNFが1から12に増加すると,μm幅当たりのI_effは約36%増加し,その後飽和することを示した。これはNFによるチャネル応力の増加によるもので,バルクCMOS技術で観測されたものと類似している。しかし,高い二軸応力のために,PMOSFETの(SiGeチャネル)性能はNFによってわずかに変化する。これは,正孔移動度の改善が高い二軸応力値で飽和するためである。また,インバータのFO4遅延は,単一フィンガ素子よりもむしろインバータを設計するために使用されるとき,16.67%減少することを示した。最後に,著者らのストレスモデルとインバータ/NAND/NORセルのためのI_effを用いて,著者らは,FDSOI MOSFETにおけるマルチフィンガー効果を組み込んだ組合せデータパスのための修正論理的努力方法論(LEM)を提案した。LEMを用いて設計された5段階のデータパスは,従来の技術と比較して,速度の損失なしに全活性面積の14.3%の改善と漏れ電力の7%の低減をもたらす。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： データパス ,  モデリング ,  シミュレーション ,  *相互作用 ,  MOSFET ,  ケイ素 ,  チャネル ,  NMOS構造 ,  *回路設計
準シソーラス用語： 漏れ電力 ,  2軸応力 ,  TCAD ,  駆動電流 ,  シリコンゲルマニウム ,  FDSOI , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： SOI ,  回路設計 ,  相互作用 ,  展望