文献

J-GLOBAL ID：201802248861109452   整理番号：18A1044975

マルチレベル最適化を用いたセルラニューラルネットワーク(CENN)FPGA実装【JST・京大機械翻訳】

Cellular Neural Network (CENN) FPGA implementation using multi-level optimization

著者 (4件)： Liu Zhongyang (Zhejiang University, Hangzhou 310058, China) ,  Luo Shaoheng (Zhejiang University, Hangzhou 310058, China) ,  Xu Xiaowei (University of Notre Dame, Notre Dame, Indiana, 46655, USA) ,  Zhuo Cheng (Zhejiang University, Hangzhou 310058, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： CSTIC  ページ： 1-3  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： セルラニューラルネットワーク(CeNN)は画像処理タスクに広く採用されており,埋め込みデバイスの強力なパラダイムと考えられている。最近,FPGA上のCeNNのディジタル実装は,その高い柔軟性と短い時間-市場のために,学界と産業の両方から研究者を引き付けた。しかしながら,ほとんどの既存の実装は,高速化を妨げる不要な設計と計算の冗長性を有するFPGAプラットフォームの利点を完全に利用するために十分に最適化されていない。FPGA上のエネルギー効率的なCeNN実装のためのマルチレベル最適化フレームワークを提案した。特に,最適化フレームワークは,計算冗長性と達成可能な性能に焦点を合わせて,システム,モジュール,および設計空間レベルの3つのレベル最適化で特徴付けられる。実験結果は,著者らのフレームワークが,既存の実装と比較して,3.54倍のエネルギー効率改善と3.88の高速化を達成することができることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： エネルギー効率 ,  ディジタル方式 ,  冗長性 ,  画像処理 ,  *FPGA ,  *最適化 ,  柔軟性 ,  高速化 ,  *セルラニューラルネットワーク
準シソーラス用語： 設計空間 ,  FPGA実装 ,  *マルチレベル , 【Automatic Indexing@JST】

分類 (4件)： 集積回路一般  (NC03161C) ,  図形・画像処理一般  (JE04010I) ,  ニューロコンピュータ  (JC06010Q) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (4件)： マルチレベル ,  最適化 ,  セルラニューラルネットワーク ,  FPGA実装