文献

J-GLOBAL ID：201802248980088858   整理番号：18A0973517

(Bi)-CMOS技術における容量性給電によるエッジ結合共振器を用いた低損失帯域フィルタ【JST・京大機械翻訳】

A Low-Loss Bandpass Filter using Edge-Coupled Resonator With Capacitive Feeding in (Bi)-CMOS Technology

著者 (4件)： Yang Yang (School of Electrical and Data Engineering, University of Technology Sydney, Ultimo, NSW, Australia) ,  Zhu He (School of Electrical and Data Engineering, University of Technology Sydney, Ultimo, NSW, Australia) ,  Zhu Xi (School of Electrical and Data Engineering, University of Technology Sydney, Ultimo, NSW, Australia) ,  Xue Quan (School of Electronic and Information Technology, South China University of Technology, Guangzhou, China)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 39  号： 6  ページ： 787-790  発行年： 2018年 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,CMOS技術における低損失オンチップ帯域通過フィルタ(BPF)設計のための柔軟なアプローチを提示した。提案した手法は,エッジ結合電磁構造,すなわち共振器,およびBPF実装用の金属-絶縁体-金属キャパシタ対の組合せの利点を持つ。このアプローチの洞察を実証するために,設計した共振器を簡単化した等価LC回路モデルにより詳細に解析した。次に,供給キャパシタンスの変化によるBPF設計への影響を調べた。この概念を証明するために,共振器とBPFの両方を標準の0.13μm CMOS技術で製作した。測定結果は,設計した共振器が59.4GHzで20dBの減衰をもつノッチを発生できるが,BPFは1.7dBの挿入損失で35.4GHzの中心周波数を持つことを示した。試験パッドを除いて,両デバイスのチップサイズは0.039mm~2(0.15×0.26mm2)であった。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 挿入損 ,  静電容量 ,  簡素化 ,  コンデンサ ,  *帯域フィルタ ,  切欠き ,  *電力供給 ,  *CMOS ,  *共振器 ,  パッド ,  LC回路
準シソーラス用語： 中心周波数 ,  オンチップ ,  *CMOS技術 ,  *結合共振器 , 【Automatic Indexing@JST】

分類 (2件)： 共振器  (NC04050Y) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (8件)： Bi ,  CMOS技術 ,  容量性 ,  給電 ,  エッジ ,  結合共振器 ,  低損失 ,  帯域フィルタ