文献

J-GLOBAL ID：201802249161201587   整理番号：18A1807010

メムリスタネットワークを用いた階層的時間メモリ:調査【JST・京大機械翻訳】

Hierarchical Temporal Memory Using Memristor Networks: A Survey

著者 (3件)： Krestinskaya Olga (Bioinspired Microelectronics Systems Group, Nazarbayev University, Astana, Kazakhstan) ,  Dolzhikova Irina (Bioinspired Microelectronics Systems Group, Nazarbayev University, Astana, Kazakhstan) ,  James Alex Pappachen (Bioinspired Microelectronics Systems Lab with the School of Engineering, Nazarbayev University, Astana, Kazakhstan)
資料名： IEEE Transactions on Emerging Topics in Computational Intelligence  (IEEE Transactions on Emerging Topics in Computational Intelligence)
巻： 2  号： 5  ページ： 380-395  発行年： 2018年 
JST資料番号： W2473A  ISSN： 2471-285X  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文は,人間の皮質刺激アルゴリズム,階層的時間記憶(HTM)の実装のための現在利用可能なハードウェア設計の調査を提示した。本レビューにおいて,著者らはメムリスティティブなHTM実装と関連するHTM応用の最先端の進歩に焦点を合わせた。エッジコンピューティングの出現により,HTMはセンサデータ処理に近いオンチップを実装するための潜在的アルゴリズムとなり得る。アナログ回路実装とディジタルおよび混合信号解との比較を行った。処理速度,削減されたオンチップ面積,および電力消費のような性能計量に対するディジタル実装に対するメムリスティティブなHTMの利点を検討した。設計スケーラビリティ,スナーク電流,漏れ,寄生効果,アナログ学習回路実装の欠如,CMOS回路と集積したメムリスティブ素子の信頼性のような,メムリスティティブなHTMに関する限界とオープン問題についても議論した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 電流 ,  アナログ系 ,  信頼性 ,  ハードウェア設計 ,  ディジタル方式 ,  学習 ,  アルゴリズム ,  *ネットワーク ,  *記憶装置 ,  電力消費
準シソーラス用語： 回路実装 ,  オンチップ ,  エッジコンピューティング ,  最先端 ,  *メモリスタ , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (2件)： メムリスタ ,  調査