文献
J-GLOBAL ID:201802249571229915   整理番号:18A0728171

STALではない:永続的記憶システムのための効率的なハードウェアundo+redoロギング【JST・京大機械翻訳】

Steal but No Force: Efficient Hardware Undo+Redo Logging for Persistent Memory Systems
著者 (3件):
資料名:
巻: 2018  号: HPCA  ページ: 336-349  発行年: 2018年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
永続的メモリは,従来の記憶システムと主メモリのハイブリッドとして機能するメモリの新しい層である。それは,メモリの高速負荷/記憶インタフェイスによる記憶のデータ持続性の両方の利点を結合する。ほとんどの以前の永続的メモリ設計は,永続的メモリに到着する書込みの順序にわたって注意深い制御を行う。これにより,キャッシュとメモリ制御装置を,書込み合体と再順序付けを通して最適化システム性能から防ぐことができる。このような書込み順序制御は,永続的メモリシステムにおけるデータのために,undo+再構成を採用することにより緩和できることを同定した。しかしながら,従来のソフトウェア検層機構は,性能とエネルギーオーバーヘッドのために,永続的メモリに採用するのが高価である。以前に提案されたハードウェア検層方式は非効率的であり,ソフトウェアにおける問題を完全に扱わない。これらの課題を解決するために,著者らは,商品キャッシュにおいて使用される書込み-バック,書込み-配分政策を活用することによって,データ持続性を維持するハードウェアアンジュー+リドロギング方式を提案した。さらに,ハードウェアにおけるキャッシュフォワードバック機構を開発し,強制データから永続メモリへの性能とエネルギーオーバーヘッドを大幅に低減した。永続的メモリマイクロベンチマークと実際の作業負荷にわたる評価により,この設計がシステムスループットを大幅に改善し,動的エネルギーとメモリトラフィックの両方を低減することを実証した。また,ソフトウェアアプローチと比較して強い一貫性保証を提供した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
記憶方式  ,  半導体集積回路 
タイトルに関連する用語 (2件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る