文献

J-GLOBAL ID：201802250354465916   整理番号：18A0203707

低コストのロックイン増幅器解【Powered by NICT】

Low cost lock-in amplifier solutions

著者 (2件)： Belea Radu (Electronics and Telecommunications Department,“DUNAREA DE JOS” University of Galati, Romania) ,  Epure Silviu (Electronics and Telecommunications Department,“DUNAREA DE JOS” University of Galati, Romania)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： SIITME  ページ： 118-121  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ロックイン増幅器のアナログ部分は三単位測定チャネル,同期チャネルと一つまたは二つのPSD(位相敏感検出器)回路から構成されている。低周波応用のために,PSD回路は,通常の演算増幅器とCMOSマルチプレクサを構築することができた。本論文では,提案PSD回路の検討二例:LVDT(線形可変差動変圧器)センサのための,および実験室でのDDT(直接ディジタル合成)信号発生器と一緒に電気回路の利得 周波数および位相-周波数図(Bode線図)を測定できる装置を紹介した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電気回路 ,  信号発生器 ,  CMOS ,  位相 ,  Bode線図 ,  LF【周波数】 ,  アナログ系 ,  線形性 ,  演算増幅器 ,  チャネル ,  利得 ,  *位相検波 ,  センサ ,  多重装置
準シソーラス用語： *ロックイン増幅器 , 【Automatic Indexing@JST】

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (2件)： ロックイン増幅器 ,  解