文献

J-GLOBAL ID：201802250694178656   整理番号：18A0822627

受動光ネットワークのためのフォワード誤り訂正のバーストモードFPGA実装と誤差位置解析【JST・京大機械翻訳】

Burst-mode fpga implementation and error location analysis of forward error correction for passive optical networks

著者 (7件)： Brandonisio Nicola (Photonic Systems Group at Tyndall National Institute, University College Cork, Cork, Ireland) ,  Porto Stefano (Photonic Systems Group at Tyndall National Institute, University College Cork, Cork, Ireland) ,  Carey Daniel (Photonic Systems Group at Tyndall National Institute, University College Cork, Cork, Ireland) ,  Ossieur Peter (Photonic Systems Group at Tyndall National Institute, University College Cork, Cork, Ireland) ,  Talli Giuseppe (Photonic Systems Group at Tyndall National Institute, University College Cork, Cork, Ireland) ,  Parsons Nick (Polatis Ltd., Cambridge, UK) ,  Townsend Paul D. (Photonic Systems Group at Tyndall National Institute, University College Cork, Cork, Ireland)
資料名： Journal of Optical Communications and Networking  (Journal of Optical Communications and Networking)
巻： 10  号： 4  ページ： 298-308  発行年： 2018年 
JST資料番号： W2269A  ISSN： 1943-0620  CODEN： JOCNBB  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 受動光ネットワーク(PON)のバーストモード上流トラフィックに対するReed-Solomon符号化に基づくフォワード誤り訂正(FEC)を,柔軟なフィールドプログラマブルゲートアレイ(FPGA)を用いて詳細に解析した。FPGAを用いた真のバーストモード伝送を実現するためには,特定のアーキテクチャ解が必要である。特に,バーストモードフレーム同期装置とバーストモードReed-Solomon復号器を詳細に記述し,最先端のロングリハPONテストベッドの中で実験的に解析した。この解析の間に,バーストのプリアンブル継続時間の減少を通してバースト内に強い相関と局所化誤差を導入することにより,上流FEC性能が損なわれる。観察されたFEC劣化は,誤差位置分析とフレーム損失測定のためのツールであるFPGAに実装することによって徹底的に分析される。本研究は,PON上流リンクにおけるFEC性能を正確に推定するために,バースト内の誤差分布を理解することの重要性を実証した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 継続時間 ,  計算機アーキテクチャ ,  復号器 ,  *バースト ,  符号化 ,  フレーム同期 ,  *FPGA
準シソーラス用語： プリアンブル ,  テストベッド ,  *FPGA実装 ,  *バーストモード ,  *受動光ネットワーク , 【Automatic Indexing@JST】

分類 (1件)： 光通信方式・機器  (ND10000B)

タイトルに関連する用語 (6件)： 受動光ネットワーク ,  フォワード誤り訂正 ,  バーストモード ,  FPGA実装 ,  誤差 ,  解析