文献

J-GLOBAL ID：201802251232684329   整理番号：18A0203290

配線長と記憶は最適化された直線Steiner最小木経路選定【Powered by NICT】

Wirelength and memory optimized rectilinear steiner minimum tree routing

著者 (2件)： Latha N.R (Dept. of CSE, B.M.S. College of Engineering, Bangalore, India) ,  Prasad G.R. (Dept. of Computer science and Engineering, B.M.S. College of Engineering, Bangalore)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： RTEICT  ページ： 1493-1497  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： RectilinearSteiner最小木(RSMT)構成は,超大規模集積(VLSI)設計における基本的な問題である。FLUTE(高速ルックアップテーブル)ベースのアプローチは共に小さくとより高いネットのための高速で正確なRSMT構築を示した。モデルはより小さいネットのためのRSMT構築のための時間計算量を減少させるが,メモリオーバヘッドが存在することが大きなネット。フルートbasedmodelはRSMTを構築する際のメモリ要求を考慮していないので,より大きなネットのためのメモリオーバヘッドに対処するために提案した研究は,メモリ最適化RSMT(MORSMT)工事について紹介した。実験は,計算時間,メモリオーバヘッドとワイヤ長の観点から,異なるベンチマークのための既存モデルに比べて提案手法の性能を評価した。experimentalresultsは提案したモデルはスケーラブルで効率的なことを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： CPU時間 ,  記憶装置 ,  ルックアップテーブル ,  超LSI ,  *経路選定 ,  高速度 ,  ベンチマーク ,  LSI【IC】 ,  中芯紙 ,  モデル ,  *最適化
準シソーラス用語： メモリ最適化 ,  時間計算量 ,  *配線長 , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (5件)： 配線長 ,  最適化 ,  直線 ,  最小木 ,  経路選定