文献

J-GLOBAL ID：201802251590075355   整理番号：18A0521707

階層と増分タイミング解析のための高度に圧縮したタイミングマクロモデリングアルゴリズム【Powered by NICT】

A highly compressed timing macro-modeling algorithm for hierarchical and incremental timing analysis

著者 (2件)： Lai Tin-Yin (Department of Electrical and Computer Engineering, University of Illinois at Urbana-Champaign, Urbana, IL 61801) ,  Wong Martin D. F. (Department of Electrical and Computer Engineering, University of Illinois at Urbana-Champaign, Urbana, IL 61801)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ASP-DAC  ページ： 166-171  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高度に圧縮されたタイミングマクロモデルの必要性を推進してきた大規模階層的増分タイミング解析。増分変化の大きさは劇的に増加したマクロモデルは,大規模な設計プロセスに広く使用されているという問題である階層的タイミングを加速するための小さなタイミングマクロモデルが望まれている。事実,千増分変化への対応百万ゲートの増分タイミング解析のための日を要した。今日まで,全ての以前の研究からタイミングマクロモデリングアルゴリズムにより生成されたタイミングマクロモデルは十分にコンパクトでない。本研究では,タイミングマクロモデリングアルゴリズムにおける四種類の技術,階層的増分タイミング解析のための高度に圧縮されたタイミングマクロモデルを生成することができるを提供した。さらに,タイミングマクロモデルは,高い精度と著者らのマクロモデルを生成する効率を維持している。著者らのアルゴリズムは,モデルサイズはノードの数が9%良く,元の回路よりもエッジの数の中で19%良好でタイミングマクロモデルを生成する。著者らの研究は,モデルサイズとマクロモデル利用の実行時間の両方における芸術の状態よりも著しく優れている。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *アルゴリズム ,  *タイミング解析
準シソーラス用語： 実行時間 ,  マクロモデル , 【Automatic Indexing@JST】

分類 (5件)： 半導体集積回路  (NC03162T) ,  CAD,CAM  (JE10000A) ,  固体デバイス計測・試験・信頼性  (NC03040G) ,  固体デバイス製造技術一般  (NC03030V) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (3件)： 階層 ,  増分 ,  タイミング解析