文献

J-GLOBAL ID：201802252906329481   整理番号：18A0444904

修正符号なしブラウンと符号付きBaugh Wooley乗算器の設計と性能解析【Powered by NICT】

Design and performance analysis of modified unsigned braun and signed Baugh-Wooley multiplier

著者 (4件)： Biradar Vinay B. (Department of Telecommunication Engineering, R. V. College of Engineering, Bengaluru, Karnataka) ,  Vishwas P. G. (Department of Telecommunication Engineering, R. V. College of Engineering, Bengaluru, Karnataka) ,  Chetan C. S. (Department of Telecommunication Engineering, R. V. College of Engineering, Bengaluru, Karnataka) ,  Premananda B. S. (Department of Telecommunication Engineering, R. V. College of Engineering, Bengaluru, Karnataka)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICEECCOT  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 加算器と乗算器は通信と信号処理に用いられる様々なシステムの機能に重要な役割を果たしている。Baugh WooleyとBraun乗算器は,並列アーキテクチャを採用し,従って,それらは記号化および非記号化操作のための最も頻繁に使用される乗数である。システム設計においては,システムの性能を決定する三つの主要な制約は,速度,面積と電力要求である。本研究では,設計した乗算器の速度と消費電力に関して記号化および非記号数増倍それぞれと解析のための改良されたBaugh-WooleyとBraun乗算器の設計と実装を含んでいる。加算器は三つの異なる論理,すなわち,基礎的CMOS,ドミノとスプリット経路データ駆動ダイナミック論理回路(SPD3L)を用いて設計した。設計した加算器,乗算器を構築した。遅延における電力と還元の改善は,設計した乗算器の両方で観察された。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 符号化 ,  システム設計 ,  *性能分析 ,  論理回路 ,  消費電力 ,  電力 ,  *乗算器 ,  加算器 ,  信号処理 ,  CMOS
準シソーラス用語： データ駆動 ,  並列アーキテクチャ , 【Automatic Indexing@JST】

分類 (2件)： 論理回路  (NC05070B) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： 符号 ,  乗算器 ,  設計 ,  性能解析