文献

J-GLOBAL ID：201802253178744599   整理番号：18A0074447

DDRを用いた効率的な高速多チャネルデータ収集のハードウエア設計【Powered by NICT】

Hardware design of an efficient high speed multi channel data acquisition using DDR

著者 (4件)： Chauhan Priyanka (U. & P. U Patel Department of Computer Engineering, CSPIT, CHARUSAT, Anand, India) ,  Jasani Karan (V. & T. Patel Department of Electronics & Comm. Engineering, CSPIT, CHARUSAT, Anand, India) ,  Israni Dippal (U. & P. U Patel Department of Computer Engineering, CSPIT, CHARUSAT, Anand, India) ,  Makwana Ashwin (U. & P. U Patel Department of Computer Engineering, CSPIT, CHARUSAT, Anand, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： I2CT  ページ： 265-270  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： データ収集システム(DAQ)を受け,貯蔵及びデータの解析を促進するために不可欠な部分である。本論文では,二重データレート(DDR)法を用いた多重チャネルからのデータ収集に焦点を当てた。ソース同期であるデータ源の多重チャネルは最初にシリアル周辺インタフェイス(SPI)コマンドを用いて構成した。提案された技術が並列型の多重チャネルから受信したデータ貯蔵の利点を与えた。提案した手法は二つの部分に分けられる。最初のプログラマブルゲートアレイ(FPGA)とそれに続くスタティックランダムアクセスメモリ(SRAM)のような高速貯蔵デバイスに同じを保存することにより,XILINX sparten6磁場への単一データ源の多重チャネルからのデータを得ることである。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *高速度 ,  *ハードウェア設計 ,  磁場 ,  データ蓄積 ,  SRAM ,  FPGA ,  インタフェイス ,  *データ収集 ,  データ収集システム
準シソーラス用語： データレート ,  *マルチチャネル , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 多チャネル ,  データ収集 ,  ハードウエア設計