文献

J-GLOBAL ID：201802253529148943   整理番号：18A1148117

ゲートとボディ端末によるバイアス技術を用いた高利得アナログセル【JST・京大機械翻訳】

High gain analog cell using biasing technique via gate and body terminals

著者 (3件)： Soni Shikha (Department of Electronics and Communication Engineering, Indira Gandhi Delhi Technical University, Kashmere Gate, Delhi, India) ,  Niranjan Vandana (Department of Electronics and Communication Engineering, Indira Gandhi Delhi Technical University, Kashmere Gate, Delhi, India) ,  Kumar Ashwni (Department of Electronics and Communication Engineering, Indira Gandhi Delhi Technical University, Kashmere Gate, Delhi, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： RISE  ページ： 389-394  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本研究では,ゲートとボディターミナルを介したバイアス技術を用いて,新しい高性能アナログセルを提案した。提案したセルは自己カスコードトポロジーに基づいている。最も魅力的な特徴は,ボディ効果を利用して,提案した自己カスコードセルの固有利得と出力インピーダンスを増加させることである。ゲートとボディターミナルによるバイアス技術は,提案セルの固有利得を17.61dB増加させる。提案したセルは,従来のバージョンよりも約4倍高い出力インピーダンスを持つ。提案したセルの出力インピーダンスと固有利得パラメータの解析式を小信号解析を用いて導出した。提案したバイアス法は追加バイアス電圧発生回路の要求を排除する。提案セルは0.8Vの低電源電圧で動作し,39nWを消費する。TSMCからの180nm CMOS技術を用いたSPICEシミュレーション結果を,ユニークな結果を証明するために含めた。シミュレーション結果は理論予測と良く一致した。提案した自己カスコードセルは,処理信号周波数が非常に低い低電圧低電力動作能力を必要とする生物医学的および計装応用に特に適している。そのコンパクトで簡単な構造のため,それは効率的なアナログVLSIライブラリ細胞として構成できる。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： CMOS ,  *利得 ,  予測 ,  信号解析 ,  *端末装置 ,  出力インピーダンス ,  *バイアス ,  周波数 ,  シミュレーション
準シソーラス用語： 生物医学 ,  低電力化 ,  低電圧 ,  電源電圧 ,  バイアス電圧 ,  高利得 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  増幅回路  (NC05040U)

タイトルに関連する用語 (6件)： ゲート ,  ボディ ,  バイアス ,  高利得 ,  アナログ ,  セル