文献

J-GLOBAL ID：201802254437755497   整理番号：18A0033449

本論文は,プログラム可能なマルチフラッシュメモリ制御装置の設計と検証について述べた。【JST・京大機械翻訳】

Design and verification method of one programmable multi-channel NAND Flash controller

著者 (2件)： Zhang Hongliu (清華大学微電子学研究所,北京,1000861) ,  Zhang Chun (清華大学微電子学研究所,北京,1000861)
資料名： Dianzi Jishu Yingyong  (Dianzi Jishu Yingyong)
巻： 43  号： 9  ページ： 39-42  発行年： 2017年 
JST資料番号： C2505A  ISSN： 0258-7998  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 本論文では,ハードディスク(SolidState Disk)制御チップに適用可能なフラッシュ制御装置の設計と実装について述べた。このフラッシュ制御器は4つのフラッシュメモリ経路を最大限にサポートし,4つのフラッシュメモリ経路は1つのECC誤り訂正モジュールを用いて,新しいプログラマブル制御方式を提案し,CPUは4つのフラッシュデータの同時読み書きを実現し,多くのブランドのフラッシュ粒子に適合する。フラッシュメモリ制御装置のハードウェアアーキテクチャとキーモジュールの設計と実現について主に紹介し,フラッシュメモリ制御装置の検証結果と結果を示し,フラッシュ制御装置の性能とコストは,一般的SSD制御チップの要求を満たすことができる。.. .........................................................................................の結果を示す.Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： *フラッシュメモリ ,  計算機アーキテクチャ ,  ブランド ,  制御方式 ,  *制御装置 ,  誤り訂正
準シソーラス用語： ハードディスク , 【Automatic Indexing@JST】

著者キーワード (4件)： NAND flash ,  multi channel ,  programmable ,  SSD

分類 (3件)： 図形・画像処理一般  (JE04010I) ,  ディジタル計算機方式一般  (JC02010O) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (6件)： 論文 ,  マルチ ,  フラッシュ ,  メモリ制御装置 ,  設計 ,  検証