文献

J-GLOBAL ID：201802254541734624   整理番号：18A1385400

高速システム設計における同時スイッチング雑音抑制と良好な信号完全性のためのデータパターン最適化法【JST・京大機械翻訳】

An data pattern optimized method for simultaneous switching noise suppression and good signal integrity in high speed system design

著者 (4件)： Ding T. H. (Cisco Systems (China) Research and Development Co., Ltd. 9 Floor, Xinsi Building, Caohejing Hi-Tech Park, Shanghai, P.R.C.) ,  Xu B. S. (Cisco Systems (China) Research and Development Co., Ltd. 9 Floor, Xinsi Building, Caohejing Hi-Tech Park, Shanghai, P.R.C.) ,  Guan F. (Cisco Systems (China) Research and Development Co., Ltd. 9 Floor, Xinsi Building, Caohejing Hi-Tech Park, Shanghai, P.R.C.) ,  Yan X. (Cisco Systems (China) Research and Development Co., Ltd. 9 Floor, Xinsi Building, Caohejing Hi-Tech Park, Shanghai, P.R.C.)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： APCAP  ページ： 1-3  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,新しい最適化データパターン法を提案し,IOs間のスイッチング遅延を制御することにより同時スイッチング雑音(SSN)を抑制し,スイッチング電流の周期的特性と1電流パルスにより生成されるSSNに基づくより少ないキャパシタとより少ないチップ面積消費をもたらす。SSN期間は,共振周波数によって決定され,そして,SSNは,集中回路モデルおよび分布モデルのシミュレーションによって検証される電力供給ネットワーク(PDN)のための電荷要求を平均するために,IOスイッチング遅れを調整することによって,抑制することができた。低雑音電力供給電圧により,良好なSIも得られた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 回路モデル ,  *最適化 ,  電荷 ,  ネットワーク ,  *スイッチング ,  電力 ,  コンデンサ ,  共振周波数 ,  電力供給 ,  *システム設計 ,  *高速度
準シソーラス用語： 供給電圧 ,  低雑音 ,  *信号完全性 ,  *同時スイッチング雑音 , 【Automatic Indexing@JST】

分類 (3件)： プリント回路  (NA05040O) ,  雑音一般  (ND04010J) ,  雑音理論  (ND04020U)

タイトルに関連する用語 (5件)： システム設計 ,  同時スイッチング雑音 ,  信号完全性 ,  データパターン ,  最適化