文献

J-GLOBAL ID：201802254685547967   整理番号：18A0443445

データ並列応用のための最終レベル集団ハードウェアプリフェッチング【Powered by NICT】

Last Level Collective Hardware Prefetching For Data-Parallel Applications

著者 (2件)： Michelogiannakis George ,  Shalf John
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： HiPC  ページ： 72-83  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 急増並列性により,DRAM性能と電力は,マルチコアのための重要な駆動力であるバルク同期データ並列応用を含む種々の応用画像処理,気候モデリング,物理シミュレーション,ゲーム,顔認識,及び多くのその他を含む例の消費者エレクトロニクスからの一次制約として表面高性能計算(HPC)しなければならない。最終レベル集団の先読み(LLCP),であるデータ並列性を気にしないことの先読みによる認められないことをデータ並列アルゴリズムの高相関プリフェッチパターンを利用した純粋にハードウェア最終レベルキャッシュ(LLC)の先読みを提示した。LLCPはDRAM効率と帯域幅を最大化するためのメモリアドレスために多重コアのためのプリフェッチを生成し,高価な翻訳無しに複数のメモリページからプリフェッチことができる。十分に確立された他のprefetchersと比較して,LLCPは,平均(最大10%)で5.5%まで実行時間を改善し,DRAM帯域幅を増加させる9%~18%,DRAMランクエネルギーを減少させる6%,27%よりタイムリープリフェッチを生成し,最小での被覆率を増加させる25%であった。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *ハードウェア ,  DRAM ,  並列アルゴリズム ,  ゲーム ,  被覆率 ,  画像処理 ,  電力 ,  帯域幅 ,  電子技術
準シソーラス用語： 実行時間 ,  *プリフェッチ ,  先読み ,  高性能コンピューティング ,  マルチコアプロセッサ ,  *データ並列 , 【Automatic Indexing@JST】

分類 (1件)： 制御方式  (JC02030K)

タイトルに関連する用語 (3件)： データ並列 ,  応用 ,  集団