文献

J-GLOBAL ID：201802254782503981   整理番号：18A1606068

並列度可変なMin-Sum LDPC復号器とそのメモリバンクアクセススケジューリング手法

A Min-Sum LDPC Decoder with Variable Parallelism and Its Memory Bank Access Scheduling Method

著者 (4件)： 渡辺大詩 (北大 大学院情報科学研究科) ,  筒井弘 (北大 大学院情報科学研究科) ,  今川隆司 (立命館大 情報理工) ,  宮永喜一 (北大 大学院情報科学研究科)
資料名： 映像情報メディア学会技術報告
巻： 42  号： 23(BCT2018 60-72)  ページ： 47-50  発行年： 2018年07月19日 
JST資料番号： S0209A  ISSN： 1342-6893  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： LDPC(low-density parity-check,低密度パリティ検査)符号は,高い誤り訂正能力をもつ誤り訂正符号であり,無線通信など幅広い分野で採用されている。その実装を考えた場合,今後も様々な応用で利用されることを考慮すると,各アプリケーションや実装上の制約に合わせて復号回路の方式などを検討し直す必要があり,設計コストが大きくなる。また,LDPC復号器の処理において,メモリのアクセス競合によるスループットの低下は,大きな課題である。これらに対し本研究では,単一の回路アーキテクチャをベースとしつつ,様々な制約に適合するハードウェア構成を自動で明らかにするフレームワークの整備を目標とし,並列度可変なLDPC復号器とそのメモリバンクアクセススケジューリング手法を提案する。WiMAX(IEEE802.16e)で利用されるLDPC符号の生成行列を例として評価を行った結果,処理回路を最大まで並列化した完全並列型の実装では,回路面積3.13Mゲート,出力スループット800.0Mbps,完全並列型に対して,並列度を1/2とした実装では,回路面積1.80Mゲート,出力スループット282.4Mbpsとなった。(著者抄録)

シソーラス用語： *パリティ検査 ,  *並列処理 ,  記憶装置 ,  アクセシビリティ ,  *スケジューリング ,  誤り訂正能力 ,  符号器 ,  復号器 ,  スループット ,  性能評価
準シソーラス用語： *LDPC ,  メモリバンク ,  回路面積

分類 (3件)： ディジタル計算機方式一般  (JC02010O) ,  符号理論  (ND02030R) ,  オペレーティングシステム  (JD03020J)

タイトルに関連する用語 (3件)： LDPC ,  復号器 ,  手法