文献

J-GLOBAL ID：201802255404180847   整理番号：18A0586247

人工ニューラルネットワークのための並列ハードウェア計算【Powered by NICT】

Parallelism Hardware Computation for Artificial Neural Network

著者 (4件)： Marwa Gam ,  Mohamed Boubaker ,  Najoua Chalbi ,  Hedi Bedoui Mohamed
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： AICCSA  ページ： 1049-1055  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,学習ベクトル量子化(LVQ)人工ニューラルネットワーク(ANN)の実現のための最適化方法論を提示した。高レベルアルゴリズム仕様から出発して,LVQ(学習ベクトル量子化)専用アーキテクチャの設計方法論を示唆した。著者らの手法は,異なるトポロジーのための著者らのANNの性能を最適化するために部分的に並列アーキテクチャの生成に基づいている。この論文では,著者らは,最小距離,重みとラベルを計算するための原因となる,応用の監督者部分の並列性を用いた応用遅延と電力消費の問題を解いた。本研究では,部分動的再構成(PDR)を統合するユーザが異なる構造の使用を容易にする。後者はそれらの必要性に適合するアーキテクチャと性能を実現できる。,提案アプローチでは,可変トポロジーのためのLVQ(学習ベクトル量子化)の逐次アーキテクチャに関する並列アーキテクチャの潜時を減少させた。この手法を検証するため,最適化されたLVQ(学習ベクトル量子化)実装をZynqデバイスに試みた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電力消費 ,  計算機アーキテクチャ ,  アルゴリズム ,  *ハードウェア ,  監督者 ,  *ニューラルネットワーク ,  位相幾何学 ,  最適化手法 ,  最適化
準シソーラス用語： 動的再構成 ,  最小距離 ,  並列アーキテクチャ ,  設計方法論 ,  学習ベクトル量子化 , 【Automatic Indexing@JST】

分類 (1件)： 人工知能  (JE08000Z)

タイトルに関連する用語 (3件)： 人工ニューラルネットワーク ,  ハードウェア ,  計算