文献

J-GLOBAL ID：201802255495215068   整理番号：18A0943938

15Gb/s 1.9pJ/ビットサブボー速度ディジタルCDR【JST・京大機械翻訳】

A 15Gb/s 1.9pJ/bit sub-baud-rate digital CDR

著者 (5件)： Kim Dongwook (University of Illinois at Urbana-Champaign, Urbana, IL, 61801, USA) ,  Choi Woo-Seok (University of Illinois at Urbana-Champaign, Urbana, IL, 61801, USA) ,  Elkholy Ahmed (University of Illinois at Urbana-Champaign, Urbana, IL, 61801, USA) ,  Kenney Jack (Analog Devices Inc., 285 Davidson Avenue, Somerset, NJ, 08873, USA) ,  Hanumolu Pavan Kumar (University of Illinois at Urbana-Champaign, Urbana, IL, 61801, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： CICC  ページ： 1-4  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： クロックとデータを1/4速度クロックのみで回復できるサブバウレートCDRを示した。4つのデータビットを8つのサンプラーと電流積分器を用いて各クロックサイクルで回復した。データ回収に使用される8つの試料採取器のうちの4つは,相検出のために再利用される。65nm CMOSプロセスで作製し,11dBチャネル損失で動作し,プロトタイプCDRは3.8GHzクロックを用いて15.2Gb/sデータを回復し,BER<10~12,>10MHz JTOLコーナー,548fs_rms回復クロックジッタ,および1.9pJ/ビットエネルギー効率を達成した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 再利用 ,  電流 ,  プロトタイプ ,  積分器 ,  位相検波 ,  *ディジタル方式 ,  CMOS ,  チャネル ,  クロック ,  エネルギー効率
準シソーラス用語： クロックジッタ , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (2件)： ディジタル ,  CDR