抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
FPGA上のディジタル設計におけるコンポーネントの凝縮サイズにより,ソフトエラーにより許容できる信頼度を保証することは困難である。これらの設計は,様々な抽象レベル,例えばゲートレベル,データフロー,および行動におけるハードウェア記述言語(HDL)においてほとんど利用可能である。故障注入(FI)は,そのような設計の信頼性を評価する良く知られた技術である。FPGAに基づく設計のためのFI技術はエミュレーションとシミュレーションに基づく技術に分類される。シミュレーションに基づくFI(SBFI)ツールは,設計のハードウェアモデルを研究し,設計者がFPGA設計と開発フローの初期段階における設計をテストし,検証するのを助ける。テスト,信頼性解析,および故障シミュレーション応用は,故障注入キャンペーンの間のオリジナル設計の故障モデルを必要とする。したがって,任意の抽象レベルで書かれた元の設計の故障モデルを自動的に生成することができるツールを必要とし,故障注入試験と信頼性解析を実行する。本論文において,故障注入ツール(RASP-FIT)を提示して,それは自動コード改質装置(故障注入アルゴリズム),故障注入制御装置および結果解析装置から成った。以前に,工具は,ゲートレベル設計のためのコード修正,試験および硬度解析に用いられている。本論文では,データフローベンチマーク設計に対して,結果分析器技術と共にコード調整器の強化を適用した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】