文献

J-GLOBAL ID：201802256101494296   整理番号：18A0848706

回路カービング:近似ハードウェア設計のための方法論【JST・京大機械翻訳】

Circuit carving: A methodology for the design of approximate hardware

著者 (3件)： Scarabottolo Ilaria (Faculty of Informatics, Universita` della Svizzera italiana, Lugano, Switzerland) ,  Ansaloni Giovanni (Faculty of Informatics, Universita` della Svizzera italiana, Lugano, Switzerland) ,  Pozzi Laura (Faculty of Informatics, Universita` della Svizzera italiana, Lugano, Switzerland)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： DATE  ページ： 545-550  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： システムオンチップ(SoC)は一般的に低電力プロセッサと専用のハードウェア加速器を結合し,制約された資源に頼っている間,高い作業負荷および/またはタイミング決定的なアプリケーションの実行を可能にする。加速器によって実行される機能は,HWで実装されたとき,より低い面積と電力消費を有する回路に導くことができる近似に関してしばしばロバストである。近似計算における研究は,後続の正当性/効率トレードオフを調査するための有効な戦略を開発することを目的としている。これに関連して,ここでは,それから捨てることができる正確な回路の最大部分を同定し,誤り閾値を超えない不正確なバージョンを導出するために,回路設計の問題に取り組んだ。著者らは,回路トポロジーから抽出された条件によって制限された二値木探索に基づくアルゴリズムを提案することによって,この目標を達成した。このアプローチは,その機能性の事前知識なしに,任意の組合せ回路に適用できる。提案したアルゴリズムは,局所極小に捕捉されないようにバックトラッキングを可能にし,出力の正確さに及ぼす各回路ゲートの正確な影響を同定し,最先端の欲張り戦略に関してより高い効率と精度を持つ不正確な回路をもたらす。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 加速器 ,  ロバスト性 ,  バックトラッキング ,  組合せ回路 ,  *ハードウェア ,  *近似法 ,  応用プログラム ,  電力消費 ,  木探索 ,  *ハードウェア設計 ,  回路設計 ,  アルゴリズム
準シソーラス用語： 回路トポロジー ,  近似計算 ,  システムオンチップ , 【Automatic Indexing@JST】

分類 (3件)： 図形・画像処理一般  (JE04010I) ,  オペレーティングシステム  (JD03020J) ,  人工知能  (JE08000Z)

タイトルに関連する用語 (4件)： カービング ,  近似 ,  ハードウェア設計 ,  方法論